[发明专利]稳定计算机系统输出状态的抗干扰方法

说明书

本发明涉及计算机应用技术，特别涉及一种稳定计算机系统输出状态的抗干扰方法。

在计算机应用系统中，中央处理器(CPU)的正常输出状态和CPU存储的输出状态保留信息以及系统最终输出端口的输出状态均易受到干扰破坏。中国铁道出版社1989年出版的美国P.K.拉拉写的、孟永炎等译的《容错与故障可测性系统设计》，人民邮电出版社1991年出版的刘振安编著的《微型机应用系统抗干扰技术》，《电工杂志》1993年第3期出版刘守俊写的《电器控制系统中的干扰分析及对策》，《小型微型计算机系统》1994年第二期出版的李本忍、宁玉杰所著的《工业控制系统抗电磁干扰技术》均阐述了通常采用的几种抗干扰技术：将计算机应用系统的有关硬件进行变换或组合，针对各种干扰，采取正确接地、屏蔽、容错、隔离、抑制和消除的方法；采用计算机软件容错技术，对输出状态重复刷新的自诊断和自恢复的方法；采用专用抗干扰器件、监督定时器、硬件自动复位以及N模冗余控制的计算机软件和硬件相结合的抗干扰方法。现有计算机抗干扰方法有以下缺陷：一般计算机应用系统输出端口与中央处理CPU在电路上的联接有直接和间接(中间经过其他电路模块接口)等型式，CPU对输出端口的控制(通讯)有并行、串行、模拟等型式，但无论软硬件怎样组合，若干扰造成CPU或系统输出通道误动作，可能立即导致系统输出端口输出变动而产生错误输出。

本发明的目的是提供一种抗干扰方法，可以即时检测输出错误并迅速恢复正常工作状态，使计算机系统的正常输出状态保持稳定不变。

本发明的技术方案如下：

一种稳定计算机系统输出状态的抗干扰方法，由CPU附加装置配合控制程序使用；附加装置主要由定时复位信号电路8，输出数据变动信号发生电路7、CPU输出控制电路3、上电复位电路2、输出积分电路5和上行迟滞比较器6组成；定时复位信号电路8、输出数据变动信号发生电路7、上电复位电路2的输出为或门9的输入，或门9的输出与CPU的RESET端相连；CPU的输出端P1.1、P1.2为CPU输出控制电路3的输入；CPU输出控制电路3的输出和CPU的输出端口P1.0为D触发器4的输入；D触发器4的输出分别连到输出数据变动信号发生电路7的输入端、输出积分电路5的输入端及CPU的输入口P1.4；输出积分电路5的输出端与上行迟滞比较器6的输入端相连；上行迟滞比较器6的输出端与CPU的输入端口P1.5相连；CPU被复位后，控制程序自动识别、分析、恢复正常输出或由输出反馈重置原输出状态，由于系统输出采用储能元件积分(动态网络“记忆”)或延时元件作用的方式，在设定时间参数下，系统输出端口的状态不受系统内部状态变化的影响，所以在被干扰和恢复的过程中，计算机系统的输出状态保持稳定不变。

一种稳定计算机系统输出状态的抗干扰方法，所述的输出数据变动信号发生电路7由一个非门、两个单稳电路和一个或门组成，本电路的输入通过非门和一个单稳电路与或门的一个输入端相连，本电路的输入通过另一个单稳电路与或门的另一个输入端相连，或门的输出为本电路的输出。

一种稳定计算机系统输出状态的抗干扰方法，所述的D触发器4为CP上升沿有效。

本发明通过附加装置与控制程序的结合，可克服现有技术在输出控制方面的缺陷。恶劣环境下各种突发性干扰均难以改变采用本发明的计算机应用系统的输出状态，输出状态的安全性得到了有效的保障。

下面结合附图和实施例对本发明作进一步详细的说明：

图1为本发明的结构图；

图2为本发明的时序图。