[发明专利]一种编解码通讯电路

说明书

本发明涉及一种编解码通讯电路，特别是涉及一种免同步调整、可宽范围变速通讯的编解码通讯电路。

目前，国内使用的编解码通讯集成电路，例如，火灾报警系统使用的编解码电路ED5027，12E，不具备单片高速的模拟量一数字量转换功能，所以只能实现开关量通讯，而不能进行模拟量通讯。全国80多个火灾报警系统生产单位都只能生产开关量系统。近年来国内各单位都计划开发国际上高档次的模拟量报警系统，但苦于没有处理模拟量的编解码电路，因该片内含有A/D变换器，个别大厂只能以昂贵价格向国外引进系统。

国外模拟系统使用的编解码通讯电路，例如，美国的阿波罗90系列，只能进行五位A/D变换，A/D转换时间为80ms，因为变换速度慢，至使无法在常规通讯速度下，用对A/D变换部分分时加电的方法实现静态低功耗。国外的编解码通讯集成电路都不具备自动同步功能，而需要编解码通讯双方约定一个固定的通讯速度，并进行严格的同步调整，一经选定速度，如果单方面改变通讯速度，将无法进行通讯。

本发明的目的是提供一种编解码式通讯集成电路，该电路片内含有直接转换式八位A/D变换器，使其能够接收模拟量信息，并将模拟量高速转变为数字量以实现模拟量传输。A/D变换时间≤20μs，这样高的A/D转变速度可以作到分时加电，以达到多通讯点中每时刻仅有一点的A/D变换器耗电，即实现静态低功耗。这对某些应用场合是重要的，例如火灾报警系统，只有保证静态低功耗才能进行多地址群控。

本发明提供的编解码通讯集成电路，不需要任何同步调整，解码电路可以随编码的速度改变，立即自动与其同步，达到现场可随意宽范围变速30波持至100K波持通讯。

本发明的技术方案是这样实现的：在编码通讯电路中，有一个采样时钟，它应对准所接收的编码数据的基本周期的中心进行采样。若N个基本周期为一个数据，则将采样结果依次送入N级移位寄存器，并在N倍采样时钟时，将N位采样值进行译码所得的数据送入数据移位寄存器。若整个编码长度为M个数据，则在M乘N倍采样时钟时刻，将M数据移位寄存器的M位并行输出值打入比较器进行比较，若与设定条件相符，则认为解码成功，并产生设定的各种动作。

本发明的通讯电路中，这个采样时钟并不是固定不变的，它可随数据基本周期宽度的改变自行调整自己的宽度，使其与数据基本宽度相适合，从而保证变速通讯的成功，如图5a至图5C所示。其中图5a和图5c的波形是正确的，图5b的波形是错误的。

本发明通讯集成电路，采用0.8μ数模兼容CMOS工艺，确保了在单片电路中完成高速直接转换式A/D变换。同时，设计了低功耗保持端，并将A/D部分电源单独引出，以便用两种方式进行瞬时加电控制。

通讯集成电路制造方法包括下列步骤：

整体方案设计→细化电路设计→电脑仿真→改进设计→电脑功能仿真→工艺选择→布局布线→电脑布线后仿真→工艺调整→再仿真→制版光刻→工艺加工→样片评估→现场仿真→工艺及设计改进→改版→工艺加工→合格样片。

下面参照附图用实施例对本发明进行详细说明，其中：

图1是本发明通讯集成电路的外部引脚图；

图2是通讯集成电路的电路总方框图；

图3是图2中21部分的电路方框图：

图4是通讯集成电路的芯片剖面图：

图5a到图5c是数据采样波形图；

图6是数据采样波形图。

本发明通讯集成电路的外部引脚如图1所示，它共有28个引脚，采用双列直插式封装(DIP)，引脚说明如下：

DIN：通信码输入端。具施密特输入缓冲，TTL电平。

A₁～A₈：8位本机地址设定，CMOS输入端。内置上拉电阻悬空为″1″。

B₀、B₁：记忆型控制码输出端。置位后有效并保留至主控机修改。

T₀，T₁：瞬态型控制码输出端。置位且解码符合期有效。

CTR：传感器加电控制输出端。符合后至串行发码开始，输出→脉冲，宽度同SP段第1拍SP脉冲的宽度。

PDB：ADC电路低功耗保持控制端，″0″有效。

ADO：模数转换结果串行输出端。低位先送。数据为″1″时输出高电平，为″0″时，输出低电平。

ADI：ADC电路模拟电压输入端。

REF：ADC电路正基准电压输入端(负基准电压＝AGND)，为AD变换电路提供基准电压，以调整转换跨度，即：