[发明专利]适于快速信号传输的信号传输装置，电路块和集成电路

说明书

本发明涉及在例如CPU和存储器器件或存储器IC元件之间(例如在包含CMOS元件或CMOS元件的功能块的数字电路之间)传输信号的技术，更具体地说，涉及通过一条总线快速传输信号的技术，在该总线中，一条主传输线连接有多个元件。

在每个包含有半导体集成电路的数字电路之间快速传输信号的技术领域，已经提出了用于传递具有1V左右信号幅度的低幅接口技术。

作为这种低幅接口的代表，一种GTL(Gunning TransceiverLogic)射击收发机逻辑接口或CTT(Center Tapped Termination)中央抽头端子接口已经提出。这些低幅接口在Nikkei Electron-ics，November 27，1993中的269—290页有详细介绍。

图1显示了这种低幅接口的现有技术的结构，其中，一个主传输线具有多个分支线。

数字100代表一条传输线，它端接端电源60和61及端电阻50和51。传输线100连接于一个驱动电路块1和接收电路块2，3和4。

传输线100具有50Ω的阻抗。每个分支线11-14具有50Ω的阻抗。每个端电阻50和51具有50Ω的阻抗。每个端电源60和61的电压为0.5V。发送或驱动电路21具有10Ω的导通电阻。

当驱动电路21在逻辑“高”输出时，电路21工作将传输线11接到一个1V电源(未示出)。当驱动电路21在逻辑“低”输出时，电路21将传输线11接到地，即0V电源(未示出)。数字32到34代表接收电路，每个接收电路分别包括在相应的各接收电路块内。这些接收电路将接收到的信号与参考电压Vref比较以确定接收到的信号是处在低电平还是高电平。在该电路中，Vref设为0.5V。

下面说明当驱动电路21从低电平输出转换为高电平时信号是如何在该总线上传输到图1中的各点的。首先，推导出当驱动电路21在低电平输出时传输总线100的电势，此时，在传输线上的点A的电压对应于由端电阻50和51及发送电路21的导通电阻对0.5V的端电源的分压而得到的电压。即，该电压为：

0.5V＊10Ω/(10Ω＋50Ω/2)＝0.14(V)

当发送电路21的输出从低电平输出转换为高电平输出而使得信号被发送到图1中点A时传输线的电势可以按以下得出。一旦在发送电路21的输出转换以后，电源电压由发送电路21的导通电阻和传输线11的50Ω阻抗所分压。于是，点A的电势增量为：

1V＊50Ω/(50Ω＋10Ω)＝0.83(V)

初始电压0.14V和电压增量相加为0.97V，这就是在点A的电势。

当幅度为0.83V的波形到达分支点B时产生的电势可按以下得出。从传输线11看传输线100，由于传输线100被分为两部分，左和右，传输线100的实际阻抗只有其阻抗的一半，即，25Ω。由于传输线11的阻抗是50Ω，由于阻抗的失配使信号在点B反射。

反射系数可按下式得出：

(50Ω－25Ω)/(50Ω＋25Ω)＝0.33

这意味着传导到点A的0.83V的信号幅度的1/3，即幅度为0.28V的信号被反射并返回到发送电路侧。剩下的0.55V的幅度的信号被传送到传输线100作为初次传输的波。因此，对应于0.55V和初始电势的相加的被传输的信号的电势为0.69V。

当返回到发送电路的幅度为0.28V的信号到达发送电路时，该信号又被镜象反射到B点。信号的2/3部分通过传输线100，而余下的1/3返回到传输线11。这样，信号在传输线11上传来传去。每当信号波形到达点B时，每个波形的2/3部分被传输到传输线100。通过这种操作，在点A的原来的0.83V的幅度被逐次传送到传输线100。

通过点B并传送到传输线100的0.69V的信号到达点C。在此点，该信号面临的每条传输线都具有50Ω的阻抗。因此，对于通过信号的50Ω传输线而言，25欧姆的正向总阻抗是失配的，这造成了信号的反射。反射系数如下：

(50Ω－25Ω)/(50Ω＋25Ω)＝0.33

通过点C的波形的电势对应于在B点的0.55V的信号幅度乘以一个透射率2/3(＝1－1/3)后再加上初始电势而得到的电势，即，

0.55V*2/3＋0.14V＝0.50(V)

在点E或G发生相似的反射。点E的电势为0.38V，点G的电势为0.30V。