[发明专利]CMOS技术中集成电路极性颠倒的保护装置

说明书

本发明涉及在CMOS技术中，用于单片集成电路极性颠倒的保护措施，特别涉及用于CMOS器件本身。

防止电子线路元件保护(比如说电源接错)非常重要，特别是在自动化电子设备中，由于极性的颠倒，整个电路可能损坏，从而引起极大的破坏。

为了避免极性颠倒的后果，通常使用一个二极管。在CMOS电路中，这有一个很大的缺点，因为一个二极管只能通过“埋层技术”构成。这样，使得技术更加复杂，从而引起费用上升，这是应想尽一切办法要避免的。

美国专利5,229,635公开了一种静电放电(ESD)保护装置，它包括n沟道CMOS结构，该结构具有一用于过压放电的分离的电流沟道。ESD保护受NMOS晶体管所固有的npn双极晶体管的影响。

因此，本发明的目的是提供极性颠倒保护，在常规MOS技术下，不需附加技术，就能完成这种保护。

用于CMOS器件的一个极性颠倒保护装置，包括：一种导电类型的衬底；在衬底的一个主要表面中形成的另一导电类型的阱区；在阱区形成的，衬底导电类型的一个源极区和一个漏极区，其特征在于：通过一个低电阻，源极区与正电源电压相连，要被保护的电路的输入端位于漏极区，通过一个电阻，阱区与电源相连，该电阻(R)具有这样的数值，使得极性颠倒时，阱区电流被限制在一个最小值。

根据一个实施例的下述描述和附图，本发明将变得更清楚。图中：

图1是依照本发明，用于一个p沟道CMOS晶体管的极性颠倒保护装置的平面图。

图2是图1中沿线A-A的剖面图。

图3给出了图1装置的等效电路图。

图1展示了p型掺杂的衬底1，这种情况是MOS技术中被广泛应用的一种模式。n型阱区2形成在衬底1的表面。衬底1和阱区2被覆盖一绝缘层(没在图1中画出)，这个绝缘层有用于衬底有源区的连接孔。在阱区2，漏极区3和源极区5以常规方式形成。位于两区之间是例如多晶硅的栅极4。在远离栅极4的一方，源极区5之后是小分区51，它延伸到n⁺型阱区部分6。标号7、8、9和10，定义了在各个区的金属连结。通过一个低电阻，源极区5与正电源V_DD相连，要被保护的电路的输入es位于漏极区3。

图2给出了图1沿线A-A剖面结构图。

n型阱区2以常规方式在p型衬底1中形成。衬底，漏极区3，源极区5和在杂质很重的阱区6的表面被一层绝缘层11(如二氧化硅)所覆盖，但为漏极连接9，为源极连接8和作为电阻与分区51相连的连接7以及与电源V_DD相连的阱区6留下开孔。栅极4位于栅极区二氧化层12上，它也被一层绝缘层11所覆盖。

在图3中的等效电路中，p沟道晶体管f_t有它自己的连接在电源V_DD和要保护的电路之间的源漏通路。位于电源V_DD和地之间的是一个无源pnp晶体管pt，它是通过源极区5(集电极)，n型阱区2(基极)和衬底1(发射极)构成的。基极(n型阱区2)和电源V_DD之间的是电阻R。

在图3中，通过虚线形式给出了更多的无源晶体管。

图1到图3所给出的p沟道CMOS晶体管位于一个n型阱区，这个阱区通常与正电源电压相连。在极性颠倒过程中，朝着衬底1的方向，n-型阱2形成一个正向偏压的二极管，用以吸收一个大电流，以避免热损坏的发生。由于在常规的操作中，只有一个很小的电流(＜1nA)反方向流过CMOS电路的n型阱区，这个阱区可以通过一个电阻与电源V_DD相连。电阻应该足够大，以限制在极性颠倒过程中流经阱区的电流。一个先决条件是，源极区作为集电极，n-型阱区作为基极，衬底作为发射极组成的无源pnp晶体管必须有一个足够的小电流增益，并且电流的大小应有电阻决定，而不是由晶体管的增益决定。如果电流的增益小于1(B＜1)，那么上述条件可以实现。这就要求包括附加电阻R区在内的源极区的面积和n型阱区的面积之比应小于0.5。

电阻R也可是在阱区中形成的被集成的一个合适尺寸的多晶体窄条。在这种特殊情况下，仅需考虑p型源极区的面积在所占比率。

半导体器件的另一个问题是静电保护，这种静电放电也可以损坏器件。ESD保护的器件也必须满足上述要求。于是上述无源pnp晶体管则可作为一个ESD保护结构。决定四层器件接通电流的分流电阻必须具有一定数值，使得接通远在工作电流之上发生。