[发明专利]用在信道编码器和译码器中的高性能差错控制编码

说明书

本发明涉及数字通信系统，尤其涉及一种用在信道编码器和译码器中的高性能差错控制编码系统，它用一个选择性的方式将冗余码加入传输之前的数据中并且然后对接收的数据进行译码。用于数据差错预防的这类器件通常称之为用作信道编码和信道译码的″信道编码译码器″。本发明特别适用于数字单元式网络，但也可有效地用在任何使用低速率话音编码译码器和需要为压缩的语音数据进行差错控制的生产线中。

单元式电信系统正从目前的模拟调频(FM)形式向数字系统发展。电信工业协会(TIA)已正式通过了一个标准：使用一个全速率8.0kbps的矢量和受激线性预测(VSELP)语音编码器，用于纠错的卷积编码，差分四相移键控(QPSK)调制，以及每个载频使用一个可再分为6个时隙的40ms帧的时分复用信息选取(TDMA)系统。全速率标准每40ms占有两个时隙并因此应使单元式系统的信息量传递容量增加两倍。

为了进一步将其容量增加两倍，TIA已开始评定并随后选择一个每40ms仅需要一个时隙的半速率语言和信道编码译码的过程。为了进行速率编码译码器选择，半速率语音加信道编码译码器应具有6.5kbps的总位速率并被限制为一帧是40ms。半速率语音加信道编码译码器应具有一个在各种状态下可与全速率标准相媲美的话音质量。这些状态包括各种类型的发言者，送受话器的影响，背景噪声状态，以及信道状态。

用在全速率标准中的差错预防系统利用众所周知的半速率卷积信道编码器。半速率卷积信道编码器将冗余码加入压缩语音数据中，这是通过使用移位寄存器，对于每一个输入位产生两个输出位，以及将输出位多路复用形成输出来实现的。按预定生成程序多项式，由输入位的加权模二和以及移位寄存器的内容产生每一输出位。在移位寄存器中的存储单元加1称为卷积编码器约束长度。在全速率标准的情形，约束长度为六或五个存储单元。使移位寄存器的初始状态输出为0，并在压缩语音数据的每个输入块之后通过使用五个尾随位或″0″清除位来清除移位寄存器并且也保证了其最后状态为0。

VSELP语音编码译码器每20ms输出159个压缩语言位。这些位分为两类。一类位是感知较有效的并且因而需要差错保护的位。这由约束长度为6的半速率卷积信道编码译码器来实现。二类位是不如一类位那样有效并且没有加入差错保护的那些位。有77个一类位和82个二类位。在一类位中，有几个感知上最有效的位，并且重要的是这些最有效的位还有检错能力。这通过对十二个感知最有效的位使用7比特循环冗余校验(CRC)来实现。将77个一类位，7个CRC位，以及5个尾随位送入卷积编码器以产生178个编码位。然后将产生的编码位与二类位一起送入大小为26×10的交错矩阵，用前述的20ms帧的交错矩阵按行交错，并且在交错之后按行传送。

在接收台，首先进行去交错以得到前述的20msVSELP帧的已编码的一类和二类位的26×10的矩阵。在提取178个已编码一类位之后，用维特比(viterbi)算法对77个一类位和7个CRC位进行译码，这是动态编程的一个特殊情况。将局部产生的7个CRC位与接收到的7个CRC位进行比较以给VSELP语言解码器提供坏帧指示。

希望半速率语言加上信道编码译码器在各种信道状态(包括传输速度为5mph时误码率(BER)为3％的状态)的工作性能和全速率标准一样好。压缩数据的半速率语音编码译码器以每秒的位数大致减半的方式传送同样的信息。所以，平均来说它应该对位差错更敏感。因而半速率信道编码译码器必须提供更强的差锚保护，尽管它的位速率比全速率信道编码译码器的低也应如此。这仅能由具有较高程度的纠错能力的信道编码译码器来实现，而且最好适合于纠正代表一个Rayleigh衰减信道的这类误差型式。全速率标准中用的卷积信道编码译码器无论如何不适合纠正因Rayleigh衰减信道引起的传输差错。增加这种编码译码器的编码约束长度能提高其纠错能力。但这将带来维特比(Viterbi)译码器的成本或复杂性成指数地上升。通用的Viterbi译码技术遇到同样的问题。

在针对这个问题而提出的信道编码译码器中，有短块编码器。这类信道编码译码器也象卷积信道译码器一样利用了使用软判定的最大似然技术。此外，这类信道编码译码器有下列附加优点：

1.没有因清零位而引起附加位。

2.对于一个给定的码字误码率，能优化码字产生程序矩阵以减少误差位的平均数。

3.对于给定衰减信息能优化交错器。

4.能用通用译码进一步减少误码率而且减少误码率，几乎不增加额外的费用。