[发明专利]半导体存储装置

说明书

本发明涉及半导体装置的备用电路结构，尤其涉及适合用于低价存储系统中的半导体存储装置。

以往，存储单元或字线设有备用的应急线和备用存储单元，以备出现故障时使用。

图5是现有的半导体存储器的行选择电路结构图。

例如，在特开平4-143999号公报中发表的半导体存储装置中，设有如图5所示由主译码器/区段译码器构成的行选择备用电路。图5中的行选择电路由下述各电路构成：子字线SWL1～256的前端连接的存储单元阵列；备用子字线SSWL1、2的前端连接的备用单元阵列；主字线MWL1～64；区段选择线SSL1～4；备用主字线SMWL1、2；根据第1行地址选择1条主字线的主译码器；根据第2行地址及区段地址选择1条区段选择线的区段译码器；根据主字线和区段选择线的电位选择1行的区段字驱动器SWD；备用译码器；以及备用区段驱动器SSD。

如果采用这样的结构，当根据第1和第2行地址选择的行地址是故障单元行的地址时，则由备用译码器选择备用主字线SMWL1、2，由备用区段驱动器SSD选择1行备用单元阵列。因此，这种半导体存储装置可以便于减少备用单元阵列，每1区段可由1条备用区段字线SSWL1、2构成。

可是，如果采用这种结构，在将多个存储单元作为1个存储块的存储器阵列中，当多个存储块由于多个故障地址而同时出现缺陷时，与这些缺陷地址有关的存储块必须有多条主字线，如果配置这么多主字线，则主译码器数也将增多，因此在芯片上占用面积比率增大，结果使合格率降低。

另外，如果在由多个存储单元构成的存储块的多条字线中只配置一个主译码器，结果虽然比较简单，但按原来的方式配置备用线时，则每1行(1个单元)都需要1条主字线，因此其译码器难以配置。

另外，每次替换存储块时，还要将许多良好的字线替换成所增加的备用字线群，因此存在应急替换效率低的问题。

本发明的第一个目的是解决这些现有的课题，提供这样一种半导体存储装置，即在将多个存储单元作为一个存储块、且具有用主字线及存储单元的字线进行分级的行译码器电路的字线分块结构的半导体存储装置中，当在不同的多个存储块中出现故障地址时，可以不需要配置与含有各个故障地址的故障存储块的个数相对应的主字线，从而可以减少驱动主字线用的主驱动器个数、降低主驱动器占用芯片面积的比率。

本发明的第二个目的是提供一种能防止增加备用电路的主驱动器的占有面积的半导体存储装置。

本发明的第三个目的是针对使存储块产生故障的杂质量大小及有缺陷的结晶粒径大小等，对替换正常的字线的备用字线的条数进行正常化的分块，从而提供一种合格率高的半导体存储装置。

为了达到上述目的，(一)本发明的半导体装置如图1所示，它由用第1行地址选择的正常主字线(8)和从多条存储单元的字线(28)中选择1条字线的第2行地址产生的子字选择线(12)构成的分级译码器电路构成，在该半导体存储装置中，用第2行地址中的一部分地址对沿正常存储器阵列(32)内的行向及列向配置的正常存储块(50)和备用存储器阵列(34)内的备用存储块(52)的字线(28)进行分块，将其分成由多条字线构成的字线群(26)。这时，由进行外部地址和预先存储的故障地址的一致性比较的一致比较电路(P0～P3)构成的备用译码器(20)，其结构是根据一致比较电路输出的一致检测信号(HIT0-HIT3)的逻辑和，在进行故障地址的应急动作时，禁止选择正常主字线(8)，而选择备用主字线(22)。此外，由一致比较电路进行比较的故障地址由选择正常主字线(8)用的第1行地址和对正常及备用的存储块进行分块的第2行地址构成。

因此，正常存储器阵列(32)中的任意正常存储块(50)中至少能置换一个字线群(26)，以及备用存储器阵列(34)中的备用存储块(52)中至少能置换一个字线群(26)。

(二)在本发明的半导体存储装置中，如图2所示，子译码器(10)经过输入第2行地址(图2中的A0～A2)后，通过子字选择线(12)连接在同样的正常及备用的端子上，分别向正常存储器阵列(32)及备用存储器阵列(34)的各子驱动器(SD00～SD313,SDR1～SDR3)输入信号，一致比较电路(P0～P3)的故障地址的存储内容，作为替代在上述子驱动器内选定的字线的第2行地址中除地址A0以外的一部分地址(A1～A7)之用。