[发明专利]用于分级数据超高速缓冲存储器系统中同步化的系统和方法

说明书

本发明涉及包含分级超高速缓冲存储装置的计算机系统中数据超高速缓冲存储器的同步化的系统和方法。

现代计算机中包含着由不同容量及速度的种种存储装置构成的存储层次。这样的存储装置中，例如有高速小容量的超高速缓冲存储器和低速大容量的主存储装置。

在超高速缓冲存储器或主存储装置中查找数据。进而，(中央处理装置及输入输出装置等)多个装置存取、更新包含在超高速缓冲存储器及主存储装置中的数据。这样，数据也许任何时候在超高速缓冲存储器及/或主存储装置中都不一致或已经变为陈旧。

这就是超高速缓冲存储器中的同步化或相关化(coherency)问题。超高速缓冲存储器的同步化问题特别是在多个处理器各含有1个或1个以上超高速缓冲存储器并且要求所有的超高速缓冲存储器之间同步化的多处理器计算机系统中尤为突出。

维持超高速缓冲存储器同步化的系统及其方法是众所周知的，如刊登在一般可利用的文献上的，为参考而在这里引用的JohnL.Hennessy and David A.Patterson的Computer Architecture-AQuantitative Approach(计算机体系结构：定量的方法)(MorganKaufmann Publishers，Inc.San Mateo，California，U.S.A.，1990年)等等。这些源于现有技术的系统及方法在解除存在于几乎所有的计算机中的超高速缓冲存储器同步化问题方面是充分的。

然而，新的计算机体系结构往往产生新型的超高速缓冲存储器同步化的问题。这些超高速缓冲存储器同步化的问题，检测自不必说，其分析及解决都很困难。现有的超高速缓冲存储器的同步化技术在消除这些新型超高速缓冲存储器同步化的问题方面也是不适宜的。

这样就要探求用于解决有关存在于具有分级超高速缓冲存储器配置的计算机系统中超高速缓冲存储器同步化问题的系统及方法。

所以，本发明的目的在于提供用于在由分别至少具有1个超高速缓冲存储器的多个处理装置构成的计算机系统中控制执行超高速缓冲存储器存取指令的控制系统及方法。

若采用本发明，则在计算机系统中能够维持多处理器的超高速缓冲存储器的同步化。计算机系统的至少1个处理装置是包含由被连接到第2级超高速缓冲存储器的第1级超高速缓冲存储器所构成的分级超高速缓冲存储器排列的处理装置，整数存储指令能把数据存入第1级超高速缓冲存储器和第2级超高速缓冲存储器。第1级超高速缓冲存储器能字节写入，第2级超高速缓冲存储器能字写入。

本发明的控制系统监视第2级超高速缓冲存储器的流水线，并判断强制最小单位(FA，forced atomic)指令是否存在于第2级超高速缓冲存储器流水线中。FA指令是要求第1级超高速缓冲存储器中存储分配的整数存储指令，该指令能把字的整数倍之外的长度的数据存入第1级超高速缓冲存储器。在FA指令执行过程中，遵照FA指令的写入数据向第2级超高速缓冲存储器中这样地写入：1个或1个以上的字节被从第1级超高速缓冲存储器中读出并把字长数据被写入到第2级超高速缓冲存储器中。

在判定FA指令存在于第2级超高速缓冲存储器流水线中时，控制系统使对于第2级超高速缓冲存储器的插入延迟，直到FA指令退出第2级超高速缓冲存储器。从结果上看，延迟了对这种插入的产生负有责任的超高速缓冲存储器存取指令的执行，使得用超高速缓冲存储器存取指令的操作而写入的数据不因FA指令的操作而被破坏。

控制系统还要监视第2级超高速缓冲存储器，并判断潜在出错(PM)指令是否存在于第2级超高速缓冲存储器流水线中。PM指令是在第2级超高速缓冲存储器中要求存储分配而在第1级超高速缓冲存储器中不要求存储分配的超高速缓冲存储器存取指令。

在判定PM指令存在于第2级超高速缓冲存储器流水线中时，控制系统使FA指令不进入第2超高速缓冲存储器流水线中。用该方法，虽然不能防止执行对于第2级超高速缓冲存储器的干预，但在处理对第2级超高速缓冲存储器的干预期间，有可能保留第2级超高速缓冲存储器中的指令而能防止计算机系统处理装置间的死锁。

此外，控制系统还要判断整数存储操作的写入数据所包含的、排列成行的字节整数倍的字是否仅为第1级超高速缓冲存储器所独占。在判定排列成行的字不是仅为第1级超高速缓冲存储器所独占时，控制系统便开始进行超高速缓冲存储器出错及填充操作，使整数存储操作不进入第2级超高速缓冲存储器流水线，使排列成行的字为第1级超高速缓冲存储器所独占。