[发明专利]数字受控晶体振荡器

权利要求书

1.一种校准相位和频率与内部或外部基准频率(1)不同的稳定本机频率振荡器(2)相位的方法，该方法利用相位比较器(5)和用数字方法递增可变的延迟线将来自稳定本机频率振荡器的信号的相位校准得使其与内部或外部基准频率相位(1)一致，其特征在于：

当工作的延迟线趋近其相位调节极限时，在工作的延迟线(10，11)与来自振荡器(2)的信号串联的不工作的延迟线(11，10)之间转换，工作与不工作的延迟线之间的绝对相位存在正好等于一整个时钟周期或若干整个时钟周期的相位差，其中在所述诸延迟线转换时进行了功能上的交换，从而使原先工作的延迟线变成不工作的延迟线，原先不工作的延迟线变成工作的延迟线，直到进行另一个转换为止，从而以延迟的方式无限次连续地递增调节本机振荡器(2)的信号的相位，使其与内部或外部基准相位(1)一致；

当所述不工作的延迟线趋近其相位调节能力的极限时，用所述振荡器(2)的至少±1个时钟周期调节不工作的延迟线，使所述不工作延迟线的相对相位继续与工作延迟线的输出相位一致。

2.如权利要求1所述的方法，其特征在于，采用两个不同的并行递增的可变延迟线(10，11)，该两延迟线彼此相对的延迟相差相当于振荡器(2)频率的至少一个完整周期。

3.如权利要求1所述的方法，其特征在于，采用一个递增的可变延迟线(15)，该延迟线有两排彼此的相对延迟相差相当于振荡器(2)频率的1个完整周期的抽头点。

4.一种供校准稳定本机频率振荡器的信号的相位使其与给定基准频率的相位一致的装置，包括一个相位比较器(5)、一个计数逻辑和一个以数字方式递增可变的延迟线，其特征在于：

所述装置还包括另一个相位比较器(7)和一个选择电路(6)，所述选择电路由具计数逻辑的控制逻辑(4)控制；

与振荡器(2)串联的可变延迟线并联划分成第一延迟线和第二延迟线，两延迟线借助于另一个相位比较器(7)产生相同的相对相位延迟，其中，选择电路使第一延迟线进入工作状态，同时第二延迟线转入不工作状态，且不工作的延迟线得出的绝对相位相差振荡器(2)振荡频率的±1个或若干个全周期；

选择电路从业已置入工作状态的延迟线传送信号。

5.如权利要求4所述的装置，其特征在于，第一和第二可变延迟线由两个不同，彼此分立的递增可变延迟线(10，11)组成。

6.如权利要求4所述的装置，其特征在于，第一和第二可变延迟线由单个具彼此分立的可控抽头点的递增可变延迟线(15)组成。

7.如权利要求5或6所述的装置，其特征在于，所述装置，除振荡器(2)的谐振元件(最好是石英晶体)例外，构成一个集成电路模块。

8.如权利要求5或6所述的装置，其特征在于，所述装有振荡器(2)的谐振元件(最好是石英晶体)的装置构成大规模集成电路模块。