[发明专利]具有在场消隐期间空闲操作方式的锁相环

说明书

本发明涉及用来产生时钟信号的装置。

用于电视接收机和录像机信号源的、具有诸如在屏幕上显示文本和画中画之类特点的数字视频信号处理系统，可能需要相位锁定于行同步信号上的时钟信号，这种时钟信号称为行锁定时钟。为了产生行锁定时钟，形成锁相环(PLL)，用作大规模CMOS视频信号处理集成电路中的结构单元，可能是有利的。在这样的PLL中，具有抖动小于2ns、范围为25～40MHz的时钟频率，可能是合乎理想的。这样的PLL中，离开芯片的各分量只利用一条引出腿，可能是合乎理想的。NTSC、PAL和SECAM中的每一种制式都利用该PLL系统，可能也是合乎理想的。

利用在没有时基校正的廉价用户录像机中遇到的输入同步信号来操作PLL，可能也是合乎理想的，在这样的录像机中，行同步的相位可能周期性地发生显著变化，以致时钟信号跟踪于这样的同步信号。迅速地减小相位和频率误差，并且，当PLL进入相位锁定时使过调节和抖动为最小，可能是更合乎理想的。另外，PLL能够鉴别输出时钟相位/频率的真误差、与噪声脉冲串混杂在输入行同步信号中或者同步脉冲偶然丢失所引起的误差，可能是合乎理想的。

实施本发明一个特点的PLL系统利用对RC压控振荡器进行数字和模拟控制，使输出时钟相对于输入行同步信号达到和保持相位锁定。取决于输出时钟相位和频率误差的大小和一改性，系统自动地选择灵敏度不同的例如5种操作控制方式之一。操作的控制方式使得大误差形成大的、或粗的校正动作，小误差形成小的、或细的校正动作。

在实施本发明不同特点的PLL中，测量振荡器输出信号频率相对于同步信号频率的误差。当该频率误差大于在振荡器输出信号的给定周期内预定的门限值时，计数该周期。当频率误差超过门限电平的连续周期的个数变得大于例如32个时，PLL就开始在粗的频率校正方式下操作。只要连续计数的周期个数不超过32个，PLL就在空操作方式下操作。在粗的频率校正方式下，把控制振荡器频率的切换电容器以减小频率误差的方式步进地、顺序地耦合或去耦。在空操作方式下，振荡器的频率不变。

当均衡脉冲产生大于门限值的频率误差时，通过计数32个周期，在场消隐期间内振荡器的频率有利地不变。在场消隐期间内振荡器的频率不变，是因为对于产生频率误差超过门限电平的连续计数的32个周期来说，均衡脉冲的个数是太少了。可见，均衡脉冲对振荡器的频率并不产生干扰。

实施本发明一个特点，用来产生锁定于同步信号上的振荡信号的设备，包括频率与行扫描频率有关的同步信号的源。同步信号的频率值在场正程期间内与在场扫描周期的垂直场消隐期间内不同。可控振荡器产生振荡信号。测量在基准信号的给定周期期间内振荡信号与同步信号之间的频率误差。产生表现出频率误差的信号。把频率误差指示信号以负反馈方式耦合到振荡器的控制输入端上，以便校正该频率误差。计数所述频率误差超过第一数值的、基准信号的周期个数。当所计数的周期个数超过第二数值时，允许校正该频率误差；只要不超过第二数值，则禁止校正该频率误差。在垂直消隐期间内，频率误差超过第一数值，但是，所计数的周期个数不超过第二数值。

图1示出实施本发明一个方面的锁相环(PLL)的方框图；

图2A、2B和2C示出图1的PLL中可编程序切换的RC压控振荡器的详细原理图；

图3示出图2A～2C振荡器中的切换电容器装置；

图4示出在说明图2A～2C装置时有用的波形；

图5示出在说明图1中PLL的操作时有用的流程图；

图6、7A和7B示出图1中PLL的各部分较详细的图；

图8为在说明图1中解码器的操作时有用的表；

图9a～9c为在说明图1中PLL的操作时有用的波形；

图10示出图1中PLL的供给泵原理图；

图11示出图1中PLL的鉴相器详细原理图；

图12a～12g示出在说明图11中鉴相器操作时有用的波形；以及

图13a～13d示出在说明图1中PLL的供给泵操作时有用的波形。

图1示出实施本发明一个方面的锁相环电路(PLL)100的方框图。把例如从电视接收机视频检波器(图中未示出)得到的基带视频信号VIDEO-IN(视频输入)，耦合到传统的同步分离器50上，该同步分离器50产生频率为行偏转频率f_H、具有周期H的行同步信号HSRef，该行偏转频率f_H例如在NTSC标准中为15734Hz。