[实用新型]算术四则运算法辅助学习机

说明书

本实用新型涉及一种算术四则运算法辅助学习机，特别是指一种可将算术四则运算的变化及测试式等经显示器显示，并可配合语音系统辅助学习的装置。

以前，学龄儿童在学习算术四则运算法时，均使用一般的算术四则运算法表死记硬背，不仅枯燥无味，并且导致学习效果不佳，增加学习时间，对于孩童的学习，很不理想。目前，除了一般的算术四则运算法表外，只有一种辅助教学工具，它是由小方格所构成的乘法玩具盘，用法是在小方格上列出乘式，当小方格被按下时，即弹起该乘式的积的塑料片，属于一种乘法计算器玩具，虽具有玩具的趣味性，但对于帮助学习，效果不佳。

本实用新型主要目的在于提供一种算术四则运算法辅助学习机，它包括一按键电路，一按键扫描电路。信号处理控制单元，由受信号处理控制单元所控制的显示电路及扬声器输出电路所构成，用以建立算术四则运算法表的变化显示，进一步，还可配合语音的输出，以达到辅助教学的作用。

本实用新型的另一目的在于提供一种算术四则运算法辅助学习机，所述处理控制单元结合有一语音输出系统，不仅提高学习的趣味性，也可帮助盲童进行算术四则运算法的学习。

本实用新型主要由一按键电路20，一处理控制单元10，一显示电路30及一扬声电路40所构成，实质上，由处理控制单元10扫描按键电路20的信号，而将结果分别传送到显示电路30及扬声输出电路40。

上述处理控制单元10包括一中央处理器（CPU）15，一程序只读存贮器（PROGRAM    ROM）12，一随机存贮器（DATA    RAM）13，一语音只读存贮器（VOICE    DATA    ROM）16，一显示驱动电路（DISPLAY    DRIVER）17，一语音资料解码器（MPCM    DECODER）18，一语音输出驱动电路（CURRENT／BUZZER    BUFFER）19，一时序产生器（TIME    CIRCUIT）11及一逻辑缓冲器（LOGICS&BUFFER）14。其中中央处理控制器10依据程序只读存贮器内所预存的程序机械码执行，逻辑缓冲器14扫描按键电路20，所按压的数字或功能键，经中央处理器15处理后，将资料送至显示驱动电路17，用以驱动显示电路30，另一分支从语音资料只读存贮器16提取所预存的相关语音资料，送至语音资料解码器解码，经语音输出驱动电路19，驱动扬声电路40。上述资料随机存取器13，用以存放中央处理器15的逻辑运算资料，时序产生器11，产生该处理控制单元所需的时钟脉冲信号。

下面结合附图实施例说明本实用新型的构成和实施：

图1为本实用新型的结构方块图。

图2为本实用新型的具体实施例电路图。

图3a至图3f为本实用新型具体实施例的中央处理器程序流程示意图。

图4为本实用新型应用TC8830时的一个实施例电路连接图。

如图1所示本实用新型由可产生时钟脉冲信号的时序产生器11、烧录有程序的程序只读存贮器12、存贮处理运算资料的随机存贮器13、连接时序产生器11、负责输出输入资料缓冲暂存的逻辑缓冲器14、烧录有语音资料的语音资料只读存贮器16、驱动显示电路30的显示驱动电路17、负责语音资料解码的语音资料解码器18、连接语音资料解码器18而驱动扬声电路40的语音输出电路19及连接上述时序产生器11、程序只读存贮器12、资料随机存贮器13、逻辑缓冲器14、语音资料只读存贮器16、显示驱动电路17、语音资料解码器18以及负责程序控制资料处理的中央处理器15构成的处理控制单元10，再配合按键电路20，显示电路30，扬声电路40所组成。

如图2所示，单片集成电路50构成了上述处理控制单元10，其中包括：时序产生器、程序只读存贮器、资料随机存贮器、逻辑缓冲器、中央处理器、液晶显示器驱动电路、语音资料解码器、语音输出驱动电路、实质上，按键电路20与单晶片集成电路50内具有键盘扫描电路的逻辑缓冲器相接。液晶显示电路30与单片集成电路50内的液晶显示器驱动电路相连。扬声电路40与单片集成电路50内的语音输出驱动电路相连。开关SW1一端连接到电源端VDD，另一端连接到单片集成电路50内部的逻辑缓冲器，用来作语音输出的控制开关。单片集成电路50内部中央处理器是依据该单片集成电路50内的程序只读存贮器所预存（烧录）的程序机器码执行其控制处理程序，程序流程图请参考图3a至3f；中央处理器通过外设电路配合，建立具有算术四则运算法顺序及倒序算法显示，乘法／除法测验及四则运算，并可选择结合语音输出。