[实用新型]多微处理器共用存贮器数控装置

说明书

本实用新型涉及一种多CPU结构的数控装置。

目前数控系统有单CPU结构和双CPU两种结构，双CPU有三种形式：（1）、共用总线形式，把两个微处理器通过缓冲器接到一条共用总线上，利用总线仲裁器，根据系统控制要求，判断把共用总线交给某个CPU使用，经过共用总线和共用总线上的存贮器来完成两个CPU之间的数据交换。这种方法CPU间交换信息量大，速度快，但接口技术复杂，总线仲裁器价格较高，硬件资源不充分，而且总线仲裁器只能支持特定型号类别的CPU，不能把不同种类的CPU（如Z80与8088、8098、80286、80386）挂到同一条总线上，使双CPU结构的设计受到一定的局限性；（2）、共用存贮器形式，用双端口存贮器分别与两个CPU连接，两个CPU通过读写双端口存贮器来完成相互之间的数据信息交换。此种方法，CPU间交换速度快，但双端存贮器引脚多，价格昂贵，设计复杂，存贮器容量也不够大，无法满足大容量的信息交换；（3）、输入、输出接口通讯形式，采用CPU的输入输出端口（串行通讯或并行通讯）把两个CPU联接起来，此种方式接口简单，但通讯速度慢，CPU之间交换信息太少，不能满足数控系统的正常工作。

本实用新型的目的是提供一种可以把不同种类的CPU（如Z80和8088、80286、80386、8098）灵活在组合在一起。并且所用CPU的数量可以十分方便的加以扩展，组成功能强大的前后台控制的多CPU数控装系统。利用总线控制开关和双向数据缓冲器把几个CPU局部系统两两汇集成一条共用总线，并通过共用存贮器完成相互之间的数据信息交换，同时利用输入输出接口传递各CPU的工作状态，完成相互之间的“握手”联络。并且成本低，性能高，软件兼容，开发工作量小的数控装置。

本实用新型的技术方案是：该装置包括驱动电路、接口电路，其特点是两微处理机系统共用一共用存贮器，即两微处理系统的地址局部总线经一多路二选一芯片接共用存贮器的地址线，两微处理机系统的数据局部总线分别经各自的双向缓冲器与共用存贮的数据线相连接；两微处理机系统的数据线分别经各自的I／O接口相连接进行握手通讯。

本实用新型的特点是该装置的地址总线上经多路二选一芯片，在数据局部总线上经双向缓冲器及I／O及接口还可连接第三个、第四个等微处理机系统及共用存贮器。

本实用新型的优点及效果：该装置可将不同种类的CPU组合在一起，所用CPU的数量可以十分方便地加以扩展，随着技术的发展，本结构硬件向80286、80386等CPU过渡时，软件完全兼容，开发工作量小，开发周期快。该装置结构简单，实现容易，CPU之间数据交换速度快、容量大。所采用的硬件资源丰富，价格低廉，从而降低了整个系统的成本。本实用新型对设计技术要求低，工作可靠性高，在结构上允许二次开发并对已有经验和产品具有继承性，以此为基础设计新产品时，设计周期逐渐缩短，设计成本也相应降低。当进行技术更新时，只需更新局部硬件模块，就能使数控装置整体性能升级，其与软件结构、控制结构配合，可形成不同档次的CNC装置，并且可组成多CPU结构的前后台控制数控系统，完成多任务的高速实时控制。

图1为本实用新型结构示意图。

图2为本实用新型扩展连接结构示意图。

图3为本实用新型一实施例结构示意图。

下面结合电路框图和原理图以双CPU结构为例说明其工作原理。如图3所示，虚线将图3的电路分为A、B、C三部分，其中A部分为以Z80CPU为中央处理器的局部系统，由CPU时钟电路、程序只读存贮器27256、静电读写存贮器6264、计数定时器Z80CTC、可编程并行I／O接口电路8255以及芯片地址译码电路等组成，完成插补运算、电机运行、主轴旋转、机床工作等前台控制。B部分为以INTEL8088CPU为中央处理器的局部系统，由时钟电路8284、总线控制器8288、中断控制器8259、可编程计时电路8253、可编程串行接口8260、可编程并行I／O接口8255以及程序只读存贮器27512、静态读写存贮器628128、地址锁存器74LS373、数据双向缓冲器74LS245，和芯片地址译码电路等组成，完成程序输入、键盘操作、数据、图形显示、数据预处理和系统工作管理等后台控制。