[发明专利]共栅极结构的晶体管

说明书

本发明涉及一种晶体管结构，特别是涉及一种共栅极结构的晶体管，该结构包括其间具有一个栅极的两个重叠的晶体管。

为了更好理解本发明的背景技术，将结合图1和图2对常规的共栅极晶体管作以下说明。

图1是一种采用常规共栅极的SRAM单元电路。图2说明图1的SRAM单元电路的共栅极结构的晶体管制造工艺。如图2所示，首先形成一个NMOS薄膜晶体管。对于此NMOS薄膜晶体管而言，硅衬底21备有场氧化层22，接着形成NMOS栅极23的图形。在形成此NMOS薄膜晶体管之后，淀积一氮化物的绝缘层24。随后，淀积用做PMOS薄膜晶体管栅极的多晶硅，该多晶硅覆盖在所得到的结构上，再经光刻，而形成PMOS栅极25的图形。接着以栅极氧化层26盖在PMOS栅极25上，又淀积一多晶硅层27，以使其形成沟道和源/漏区。

由于PMOS薄膜晶体管和NMOS薄膜晶体管形成在不同的薄层上，由上述常规工艺制造的晶体管结构，从图2可以明显看出，在布局上是极差的，这个缺点造成难以进行后续工艺，诸如曝光、蚀刻等。因此，尽管此常规方法使制造工艺变得更复杂，而且集成度方面还受到限制。

所以，本发明的目的是为了解决现有技术中上述问题，提供一种改进了布局结构和使工艺简单的共栅极结构的晶体管。

根据本发明，通过采用一种共栅极结构的晶体管，可以达到本发明上述目的。共栅极晶体管结构包括：一第1半导体衬底;在第1半导体衬底的各预定区域形成第1源区和第1漏区;除此第1源区和第1漏区外，还在半导体衬底区域上形成第1栅极绝缘区;在此第1栅极绝缘区上形成栅极;在此栅极上再形成第2栅极绝缘区;在由第1栅极绝缘区、栅极与第2栅极绝缘区提供的侧壁上以及在第1源区与第1漏区的顶面上形成的绝缘区;覆盖此第2栅极绝缘区和绝缘区上形成的第2半导体衬底;以及在此第2半导体衬底中形成的第二源区和第2漏区，所述的第2源区与绝缘区和第1源区对齐，所述的第2漏区与绝缘区和第1漏区对齐。

参照附图，通过详细地描述本发明的最佳实施例，本发明的上述目的和其它优点将变得更加清楚。

附图简要说明：

图1是采用共同栅极的SRAM单元电路图;

图2是一种常规共栅极结构的晶体管示意剖面图;

图3是根据本发明的一种共栅极晶体管结构的示意剖面图;

图4A是图3共栅极晶体管结构的电路图;和

图4B是采用多个本发明的共栅极晶体管结构的电路图。

参照附图，其中相同的标号分别用于相同或相应的零件，以便更好地理解本发明的最佳实施例。

参照图3，图3中所示的根据本发明一种共栅极结构的晶体管，包括两个共同夹着一个栅极的晶体管。第一半导体衬底31在各自预定区域具有第1源区38和第1漏区38′。同样，第2半导体衬底37在各自的预定区域也具有第2源区388和第2漏区388′。本发明的共栅极结构的晶体管是这样实现的，其包括在第1栅极绝缘区35顶面上和用第2栅极绝缘区366与在由栅极33提供的侧壁上的绝缘区32覆盖的栅极33、第1栅极绝缘区35以及第2栅极绝缘区366形成的栅极结构，该结构被夹在第1半导体衬底31和第2半导体衬底37之间，用这样的一种方式，可以使第1源区38和第1漏区38′，通过绝缘区32，分别与第2源区388和第2漏区388′面对着，以及可使第1栅极绝缘区35和第二栅极绝缘区366与除源和漏区以外的第1和第2半导体衬底区域直接面对着。

图4A是对应于图3的共栅极晶体管的电路图，而图4B则是表示采用多个共栅极晶体管结构应用的电路图。

如上文所述，本发明是共栅极结构的晶体管，其中两个晶体管共同夹着同一层形成的一个栅极，因此不仅改进了布局结构并使工艺简化。

通过上述描述使本发明的目的、特征、优点将更清楚。但上述实施例的改变和修改都不会脱离如权利要求所述的本发明的构思与范围。