[发明专利]半导体器件及其制造方法

权利要求书

1、一种半导体器件，其在设于半导体衬底的规定部位上的有源区内至少制作一个MISFET，其中，上述MISFET包括：

形成在上述有源区上的栅绝缘膜；

形成在上述栅绝缘膜上的栅电极；

形成在上述栅电极的两侧面上的一对侧壁绝缘膜；以及

在比位于距上述半导体衬底的上述各侧壁绝缘膜向外仅0.2μm的部位靠里的区域内形成的一对源·漏区。

2、如权利要求1所述的半导体器件，其中，

还具有形成在上述半导体器件的上述侧壁绝缘膜与元器件隔离之间的区域内、在侧壁绝缘膜的外侧端部有台阶的凹部，

上述源·漏区一直形成到上述凹部的侧面。

3、如权利要求2所述的半导体器件，其中，

上述凹部大体上垂直地形成于半导体衬底的表面上，

上述源漏区形成于位于上述半导体衬底的上述栅电极和侧壁绝缘膜下面的区域内。

4、如权利要求1所述的半导体器件，其中还具备有：

把上述有源区围起来的元器件隔离;以及

形成在上述半导体衬底的上述MISFET的各源·漏区与元器件隔离之间的区域内、且与上述侧壁之间留出一个间隙部分的用于减小电容的绝缘膜。

5、如权利要求4所述的半导体器件，其中，

还具备有一个凹部，该凹部形成在位于上述半导体衬底的上述侧壁绝缘膜和元器件隔离之间的区域内，且在侧壁绝缘膜的外侧端部有台阶;

上述用于减小电容的绝缘膜形成在上述凹部的底面上;

上述侧壁绝缘膜和用于减小电容的绝缘膜之间的间隙部分是上述凹部的侧壁。

6、如权利要求4或权利要求5所述的半导体器件，其中，至少还具有与上述半导体衬底的侧壁绝缘膜和用于减小电容的绝缘膜之间的源·漏区相接触的导电性材料（构件）。

7、如权利要求6所述的半导体器件，其中，

上述导电性材料是至少从上述用于减小电容的绝缘膜的一部分跨接到侧壁绝缘膜的一部分上的引出电极;

还具有依次层叠在上述引出电极上的层间绝缘膜和布线材料，以及穿通上述层间绝缘膜抵达上述引出电极的接触孔，

上述布线材料填埋到上述接触孔内，与上述引出电极相接触。

8、如权利要求6所述的半导体器件，其中，

还具备有淀积在上述用于减小电容的绝缘膜上边的层间绝缘膜;

上述导电性材料是与上述层间绝缘膜上边形成的布线材料的源·漏区相连接的接触部分。

9、如权利要求1所述的半导体器件，其中，

上述源·漏区由栅电极内侧的低浓度源·漏区及其外侧的高浓度源·漏区构成。

10、如权利要求6或7所述的半导体器件，其中，

上述导电性材料由形成硅化物层的物质构成;

在上述源·漏区和导电性材料相接触的区域内，导电性材料和源漏区的半导体产生反应形成硅化物。

11、在半导体衬底的规定部位上设置的有源区内制作多个MISFET的半导体器件，其中，上述MISFET具有：

形成在上述有源区内的栅绝缘膜;

形成在上述栅绝缘膜上的栅电极;

形成在上述栅电极的两侧面上的一对侧壁绝缘膜;

在位于距上述半导体衬底的上述各侧壁绝缘膜仅向外0.2μm的部位靠里的区域内形成的一对源·漏区;以及

形成在上述半导体衬底的相邻的MISFET源·漏区之间的区域内、且与上述侧壁绝缘膜之间有一个间隙部分的用于减小电容的绝缘膜，其起到各MISFET之间在与上述栅电极正交的断面内的元器件隔离。

12、如权利要求11所述的半导体器件，其中，

还具备形成在位于上述半导体衬底的各侧壁绝缘膜之间的区域内、并与半导体衬底表面之间有一个台阶的凹部;

上述用于减小电容的绝缘膜在上述凹部的底面上形成;以及

上述侧壁绝缘膜的外侧端部和用于减小电容的绝缘膜之间的间隙部分是上述凹部的侧壁。