[发明专利]隔离净化式稳压集成电路无效
申请号: | 95102626.7 | 申请日: | 1995-03-16 |
公开(公告)号: | CN1041676C | 公开(公告)日: | 1999-01-13 |
发明(设计)人: | 董路桥 | 申请(专利权)人: | 董路桥 |
主分类号: | H02M7/00 | 分类号: | H02M7/00 |
代理公司: | 深圳市专利服务中心 | 代理人: | 戎佩庄 |
地址: | 525241*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 隔离 净化 稳压 集成电路 | ||
本发明属于半导体技术领域,涉及一种稳压集成电路。
现有稳压集成电路在工作时,电流一般是连续通过其中的,缺乏将外界干扰信号完全隔离的措施,因此,其抗干扰能力不够强。
本发明的目的是:提供一种隔离净化式稳压集成电路,具有极强的抗干扰能力。
本发明的技术方案是:一种隔离净化式稳压集成电路,包括四个门控开关、四个电压检测电路,还包括三个电容及中央处理器;所述门控开关中的两个开关和一个电压检测电路的输入端并联后接本发明电路的输入;另一门控开关、另一检测电路的输入端及一个电容的一极并联后接第一门控开关的输出端,该电容的另一极接地;第四门控开关、第三检测电路的输入端及第二个电容的一极并联后接第三门控开关的输出端,该电容的另一极接地;第二门控开关及第四门控开关的输出端并联后接一电感的输入端;所述电感的输出端、第四检测电路的信号输入端与所述第三个电容的一极并联后接本发明电路的输出,该电容的另一极接地;所述四个门控开关的输入端和四个检测电路的输出端均与所述中央处理器相联接。
如上所述的本发明集成电路,输入电流先流入第一、二个电容储存起来进行隔离净化,然后再进入第三个电容进行滤波输出,输出的便是无外界干扰的直流电。因此,本发明集成电路与现有集成电路相比,具有抗干扰能力大大提高的优越性。本发明电路用作直流电源电路时,可省去变压器,还可用作优良的退耦电路。
下面结合附图和实施例对本发明作进一步详细说明。
图1为本发明集成电路的一个典型实施例的电路方框图;
图2为本发明电路门控开关波形图。
如图1所示的本发明隔离净化式稳压集成电路,包括K1、K2、K3和K4四个门控开关、F1、F2、F3和F4四个电压检测电路,还包括第一级电容C1和C2、第二级电容C3及中央处理器CPU;所述门控开关K1、K3和检测电路F1的输入端并联于M点接本发明电路的输入;所述门控开关K2、检测电路F2的输入端及电容C1的一极并联于0点接所述门控开关K1的输出端,电容C1的另一极接地;所述门控开关K4、检测电路F3的输入端及电容C2的一极并联于P点接所述门控开关K3的输出端,电容C2的另一极接地;所述门控开关K2及K4的输出端并联于N点接电感L2的输入端;所述电感L2的输出端、检测电路F4的信号输入端与所述第二级电容C3的一极并联于H点接本发明电路的输出,电容C3的另一极接地;所述门控开关K1、K2、K3、K4的输入端均与所述中央处理器CPU相联接并受CPU控制;所述检测电路F1、F2、F3、F4的输出端均与所述中央处理器CPU相联接,并向CPU提供检测信号。
本发明实施例电路的工作过程如下:外电流经全波整流后,流经L1,到达M点,然后分为两路,第一路电流经K1、K2到达N点,第二路电流流经K3、K4到达N点,两路电流依次经L2至输出。
第一路电流的详细工作过程如下;K2先关闭,随后K1打开,此时C1开始充电,即C1进入充电期,待F2检测到C1的电压到达一定的电位时,K1关闭,C1的充电期结束。此时K1、K2都处于关闭状态,故C1与外界被完全隔绝孤立起来,C1储存的电荷不会存在任何外来干扰信号,即C1此时相当于一个纯净无干扰的电源,此阶段是C1的净化期。待经过一短暂的净化期后,K2打开,此时C1向C3放电,即C1进入放电期,待经过一定的放电时间后,K2关闭,随后K1打开,此时C1又回到充电期。这便是C1的充放电过程,也即第一路电流的工作过程。
第二路电流的详细工作过程如下:K4先关闭,随后K3打开,此时C2开始充电,即C2进入充电期,待F3检测到C2的电压到达一定的电位时,K3关闭,C2的充电期结束。此时K3、K4都处于关闭状态,故C2与外界被完全隔绝孤立起来,C2储存的电荷不会存在任何外来干扰信号,即C2此时相当于一个纯净无干扰的电源,此阶段是C2的净化期。待经过一短暂的净化期后,K4打开,此时C2向C3放电,即C2进入放电期,待经过一定的放电时间后,K4关闭,随后K3打开,此时C2又回到充电期。这便是C2的充放电过程,也即第二路电流的工作过程。
两路电流交替流经C3进行滤波输出。
H端输出电压的额定值由C1、C2的放电维持。H端电位的变化与K2、K4的开放时间成正比,若K2、K4的开放时间偏长,则输出的电压偏高,反之,则偏低。C1、C2的电压峰值应比H端要求输出的电压高,如A、B端输入的是交流220V,输出的电压要求是5V,则C1、C2被充电时达到的电压峰值可选取10V。F4的作用是用来检测输出的电压是否是额定值,若输出的电压有偏差,则将偏差信号反馈回CPU,CPU重新修正K2、K4的开放时间。L1、L2是为了使充电时电流较平稳,同时L2起到阻隔K2、K4自身产生的高频谐波的作用,L1、L2也可用电阻代替。F1是考虑到K1和K3的发热而设置的,如果K1、K3只在外电源波谷到来时开或关,则可减少K1、K3的发热量;F1是用来检测波谷的信号,如果不考虑K1、K3的发热,则可省去F1。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于董路桥,未经董路桥许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/95102626.7/2.html,转载请声明来源钻瓜专利网。