[发明专利]具有数据单元描绘功能的数据单元多路复用器

说明书

本发明涉及一种数据单元多路复用器，并特别涉及具有“数据单元描绘”功能的一种数据单元多路复用器。其中在缓冲存储器内存储以用户线接收的异步传送模式(下面称“ATM”)的低比特率固定长度的信息包(数据单元)，并标识数据单元间的界线，从而这样读出的正确数据块传输到输出线。

作于常规的数据单元多路复用器，它具有相应于每条线路，有一数据单元描绘电路的已知结构，用以在数据单元同步后，执行数据单元多路复用。比如，在日本的电子、信息和通信工程学会的1990年春季国家会议上，公开的“Discussion of A Header Error Check Calcu-lation Circuit”就有所报告。

按照常规结构，一个数据单元描绘电路只能处理一个输入线上的一个信号，即使线路上的传输比特率很低，对应于每个输入线路，也需要多个数据单元描绘电路。例如，在输入线上的信号以6.3兆比特/秒的传输到ATM交换端，并且多路复用21条输入线的情况下，需要21个数据描绘电路。另外，为了数据单元的多路复用，常规结构需要存储相应于每条线路的数据单元信号的存储器，因此硬件体积增大。

本发明的一个目的是提供一种数据单元多路复用器，可以控制其内的数据单元信号输出，从而，输出线的每个数据块首部与相应数据单元的首部一致。

本发明的另一个目的是提供一种数据单元多路复用器，在其内的一个缓冲存储器用以临时存储输入数据单元，并且使用多个输入线公用的读/写控制装置，从而经历数据单元描绘的数据块被读到输出线上。

本发明的另一个目的是指供一种数据单元多路复用器，从而可以使用一个对多个线路为公用的数据单元描绘控制装置。

为了实现上述目的，按照本发明的一个方面，与多个输入线路平行的固定长度数据单元信号临时地存储在一个缓冲存储器中，然后以数据块与预定数据单元结构同步的格式传送到一个输出线上，该数据单元多路复用路包括：一个多路复用装置，用于多路复用从多个输入线接收到的数据单元信号；一个写控制装置，用于连续地在缓冲存储器中存储多路复用装置输出的数据单元信号；一个读控制装置，以每个数据块包括相应于输入线的预定数量的位的格式，读出存储在缓冲存储器中的数据单元信号；以及一个数据单元描绘控制装置，用以检测从缓冲存储器中读出的每个数据块的描绘状态，按照检测结果，把描绘控制信息通知给读控制装置，并且选择地给传输与预定数据单元结构同步的数据块至一个输出线，并且基于数据单元描绘控制装置通知的描绘控制信息，读控制装置确定相应于每个输入线路的下一个将要读的数据块的读起始地址。

按照本发明的一个实施例，该数据单元描绘控制装置包括一个存放CRC操作数据的表格，用于检测相应于每个输入线的数据单元首部的位置，并用以存放描绘状态信息，从而通过使用从表格中读出的CRC操作数据，数据单元描绘控制装置检测从缓冲存储器读出的每个数据块中包含的数据单元首部位置，并检测该数据块的描绘状态。还有，基于检测的描绘状态和从表格中读出的描绘状态信息，数据单元描绘控制装置转换描绘状态，并且按照描绘状态，控制数据块(数据单元信号)至输出线的传输。

按照本发明的另一方面，数据单元多路复用器包括：分别连接到多个输入线的多个多路复用单元；连接到多个多路复用单元的一个选择装置，用以使从多路复用单元输出的数据块选择地通过；一个数据单元描绘控制装置，用以检测选择单元输出的每个数据块的数据单元描绘状态并产生描绘控制信息；和一个输出控制装置，以一预定顺序分配多路复用单元至输出控制装置，并且把从数据单元描绘控制装置接收的描绘控制信息通知给多路复用单元；以及

其中每个多路复用单元包括：一个多路复用装置，用以多路复用通过多个输入线输入的ATM数据单元信号；一个临时存放ATM数据单元信号的缓冲存储器；一个写控制装置，相应于线路，顺序地把多路复用装置输出的ATM数据单元信号存储在缓冲存储器；和一个读控制装置，以每个数据块包括相应于线路的预定是数量的位的格式，读存放在缓冲存储器内的ATM数据单元信号，其中读控制装置确定相应于线路的下一个要读数据块的读起始地址。