[发明专利]使用于电视游戏机的电脑控制器无效
申请号: | 95104429.X | 申请日: | 1995-05-29 |
公开(公告)号: | CN1060965C | 公开(公告)日: | 2001-01-24 |
发明(设计)人: | 陈贻荣 | 申请(专利权)人: | 陈贻荣 |
主分类号: | A63F13/00 | 分类号: | A63F13/00 |
代理公司: | 北京三友专利代理有限责任公司 | 代理人: | 朱黎光 |
地址: | 台湾省台北*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 使用 电视 游戏机 电脑 控制器 | ||
本发明涉及一种使用于电视游戏机的电脑控制器,属于电子计算机技术领域。
现在的各种电视游戏机在主机板中均没有将软件固化在存储器上,其在操作上的所有控制均是由程序设计员按照固定的硬件格式撰写软件,即所有的控制信号都可从主机板上设置的插卡槽里插置的卡匣上取得有关资料,再通过数据、地址和控制总线的传输执行卡匣内的控制程序,使该装置可操控声音、摇杆(joystick)按键,读取、显示游戏软件。因其是针对单一功能设计的,故只能凭游戏卡匣及摇杆来操纵游戏机,此外,无法衔接电脑外围设备,如磁盘机、打印机、键盘、鼠标等。而普通电脑虽可通过主机板与上述外围设备相连接,并通过软件的执行来控制动作流程,然而,它叉不能执行游戏机上的游戏软件。
参阅图1所示的一般游戏机主机微处理器(Motorola 68000)存储器使用地址空间分布图,由分布图可知,各种类型游戏软件占用地址都在000000-3FFFFFH区段空间内。所以,当电源开机时,都会从上述地址内的000004-000007H的起始地址执行。因此,如游戏机主机体欲与电脑外围设备配合使用,必须要将ROM中的BIOS程序放在此区的空间地址上,才可执行。但是,这样就会与游戏卡ROM所使用的空间地址相重叠,而导致数据冲突。设计人员为避免发生此情况,就采用图2所示的控制方法。
参阅图2,由D触发器150和与门电路160等元件组成的控制电路,可使微处理器选择使用游戏卡匣或电脑外围设备时,不会因同时占用同一地址而发生数据冲突的情况。但是这种控制线路只能选择其中一种使用,不能同时使用之,且如要使ROM存储器内的BIOS程序能发挥强大的控制功能,以供其他诸如教育软件、文本软件……等使用,就不能采用上述方法。
本发明的目的是提供一种能克服上述缺陷、功能极强,使用于电视游戏机的电脑控制器。
本发明是这样实现的:包括有游戏机主机和电脑控制器的主机,其特征在于:在游戏机主机内设有一个电路板,该电路板上嵌设有至少一个以上的微处理器及SRAM存储器,在游戏机主机内的适当位置处设有一个可与电脑控制器的插头相嵌接的专用集成电路ASIC芯片、DRAM存储器、ROM存储器和SRAM存储器,其中上述芯片的输入端分别通过地址总线、数据总线和控制总线与游戏机的主机插槽以及上述各种存储器相连接;该电脑控制器主机利用嵌设在游戏机主机微处理器及其ASIC芯片的切换电路进行地址译码,以使ROM存储器内的BIOS程序可进入游戏机主机的SRAM存储器空间,并使安装在游戏机主机电路板上微处理器的内部程序可跳至该地址空间去执行,之后,再使ROM存储器内的BIOS程序通过切换电路执行而使其地址空间由低区段地址切换至高区段地址,以及使ROM存储器内的BIOS程序以及其他外围设备所需的地址都进入该空间,然后,将已存入SRAM存储器的BIOS程序进入高区段的地址空间去执行,再通过执行BIOS程序配合的游戏机主机内的部件,就可以控制电脑控制器主机,让其完成驱动各外围设备工作。
上述至少一个以上的专用集成电路ASIC芯片包括有:第一ASIC芯片和第二ASIC芯片;其中第一ASIC芯片包括有地址译码器及其控制器、SRAM控制器、游戏卡匣选择器、ROM、BIOS控制器、DRAM控制器、键盘控制电路及I/O控制器,其中上述控制器、键盘控制电路及游戏卡匣选择器分别与地址译码器及其控制器的地址线、输出端相连接,I/O控制器输出端则与第二ASIC芯片的双脚,通过该I/O控制器给第二ASIC芯片提供控制信号。
上述第一ASIC芯片的切换电路包括有地址译码器、第一和第二D触发器、四个与门、一个或门和一个触发电路,其中地址译码器的输入端与插槽的输出端相连接,以便对游戏机主机中地址总线的地址信号进行译码,并输出一个低区段地址空间和一个高区段地址空间,该低区段空间的地址线经第二与门而和第三与门的一个输入端相连,该第三与门输出端则和或门的一个输入端相连,该或门的另一输入端则和第四与门输出端相连接,该第四与门的一个输入端与地址译码器输出的高区段空间地址线相连接,第三、第四与门的另一输入端则与第一D触发器的输出端相连接,该触发器的时钟输入端与地址译码器的一个输出端相连;第一,第二与门的另一输入端则与第二D触发器输出端相连,第二D触发器的时钟输入端与地址译码器的另一输出端相连,且该两个触发器的复位端相短接后,与一个触发电路相连,该触发电路则与电源相连,上述两个触发器的另一输入端(D)则与插槽的数据线相连,上述或门输出端与电脑控制器的ROM存储器的片选端CE相连。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于陈贻荣,未经陈贻荣许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/95104429.X/2.html,转载请声明来源钻瓜专利网。