[发明专利]电子装置的复位电路无效
申请号: | 95104786.8 | 申请日: | 1995-04-25 |
公开(公告)号: | CN1085857C | 公开(公告)日: | 2002-05-29 |
发明(设计)人: | 广谷孝幸;折本孝;守屋孝司;金子克义;渡辺一嘉 | 申请(专利权)人: | 卡西欧计算机公司 |
主分类号: | G06F1/24 | 分类号: | G06F1/24 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 蹇炜 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电子 装置 复位 电路 | ||
1、一种电子装置,包括:
一个存储器;
一个处理器,包括一个复位端子和用于输出表示至少一个向所述的存储器的数据写入状态的处理状态(PS)信号的一个处理状态(PS)端子;
一个复位开关;及
一个复位电路,包括门电路,用于从所述的复位开关到所述的处理器的复位端子传送一复位信号;
其特征在于:
所述复位电路还包括一性态存储电路,相应于所述的处理器,用于存储复位禁止性态信号,该复位禁止性态信号用于在执行程序结束前禁止复位操作,
其中所述的性态存储电路和所述的门电路控制从所述的复位开关到所述的处理器的复位端子的复位信号的传送,及
其中所述的门电路由所述的处理器控制以便被关闭,以当PS信号表示数据写入状态时以及当所述的性态存储电路存储复位禁止性态信号时防止复位信号的传送。
2、如权利要求1的电子装置,其中的PS信号当通过利用一总线对所述存储器进行读/写存取时被从处理器输出。
3、如权利要求2的电子装置,还包括一强制复位电路,用于提供一不同于经所述的门电路施加到所述的处理器的复位端子的该复位信号的延迟复位信号,所述的延迟复位信号当在接收到外部输入复位信号后,在经过预定的一段时间还没有PS信号输出时被提供。
4、如权利要求3的电子装置,其中所述的强制复位电路还具有一能够设置延迟复位信号的延迟时间的定时器电路。
5、如权利要求1的电子装置,其中所述的处理器使得所述的条件存储电路存储用于在预定的程序执行之前禁止复位操作的数据,根据从所述的条件存储电路中输出的复位禁止数据所述的门电路受控用于关闭传送门。
6、如权利要求1的电子装置,还包括一强制复位电路,用于当在从所述的复位电路接收复位信号后,在经过预定的一段时间还没有来自所述门电路的复位信号的输出时将一不同于经所述的门电路施加到所述处理器的所述复位端子的所述复位信号的替代复位信号传送到所述处理器的所述复位端子。
7、如权利要求6的电子装置,其中所述的强制复位电路有一能够设置替代复位信号的延迟时间的定时器电路。
8、一用于输出一复位信号到一处理器以对所述处理器的运行进行初始化的复位电路,包括:
用于生成复位信号的复位信号生成装置;用于测定所述处理器的处理过程中的一特定状态的状态检测装置;
性态存储电路,用于存储性态信号,当预定的程序由处理器执行时,该性态信号用于禁止所述处理器的复位操作;以及
复位信号输出控制装置,具有一门电路,用于在所述状态检测装置测定所述处理器的处理过程中的所述特定状态的条件下和当所述的性态存储电路不存储用于禁止复位操作的性态信号时,将所述信号生成装置生成的复位信号输出到所述处理器。
9、如权利要求8的电路,其中所述的状态检测装置具有用于根据依所述处理器的一处理操作的一状态信号输出测定所述特定状态的装置,其中的状态信号表示是否正在进行一存储器存取。
10、如权利要求9的电路,其特征在于还包括:
计数装置,用于根据所述复位信号生成装置的复位信号的生成开始一计数操作并当所述复位信号输出控制装置输出复位信号时对计数操作进行复位;以及强制复位装置,用于当所述计数装置计数到一预间时输出一强制复位信号。
11、如权利要求10的电路,其中被所述计数装置计数的时间可被自由地设置。
12、如权利要求8的电路,其特征在于还包括:
计数装置,用于根据所述复位信号生成装置的复位信号的生成开始一计数操作;以及
强制复位装置,用于当所述计数装置在计数到一预定时间还没有来自所述复位信号输出控制装置的复位信号输出时输出一强制复位信号。
13、如权利要求12的电路,其中被所述计数装置计数的时间可被自由地设置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于卡西欧计算机公司,未经卡西欧计算机公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/95104786.8/1.html,转载请声明来源钻瓜专利网。