[发明专利]半导体集成电路

权利要求书

1.一种半导体集成电路，其特征在于具备：

有与芯片固有的芯片地址相应的非易失性电路特性或配线、在工作电源供电的状态下输出芯片地址数据的芯片地址数据决定部(21，21a)；锁存从芯片外部经过I/O总线或地址总线，以及I/O缓冲电路或地址缓冲电路输入的芯片地址数据的芯片地址数据闩锁电路(22)；以及将该芯片地址数据闩锁电路锁存的芯片地址数据与前述芯片地址数据决定部输出的芯片地址数据加以比较，在判定为一致时产生用来将自己的芯片控制于运行状态的内部芯片选择信号的芯片选择控制电路(23)。

2.根据权利要求1所述的半导体集成电路，其特征在于，还具有由沟道-离子注入决定数据的MOS晶体管组成的存储器单元的阵列(20)；所述芯片地址数据决定部(21)，其数目与前述芯片地址数据的比特数一样，包含具有与决定所述存储器单元的数据的沟道-离子注入相同工艺的沟道-离子注入来决定阈值的负载用MOS晶体管(P0、P1)，在工作电源供电的状态下输出数据“1”或“0”的多个双稳态多谐振荡器(31i)。

3.根据权利要求1所述的半导体集成电路，其特征在于，还具有由沟道-离子注入决定数据的MOS晶体管构成的存储器阵列(20)；所述芯片地址数据决定部(21a)包含与所述芯片地址数据的比特数相同数目的结点(N1-N8)和在该各结点与电源结点或接地结点之间、与芯片固有的芯片地址对应形成的配线(501-508)。

4.一种半导体集成电路，其特征在于，包含：有与芯片固有的芯片地址相对应的非易失性电路特性或配线，在工作电源供电的状态下输出芯片地址数据的芯片地址数据决定部(21、21a)；将从芯片外部输入的芯片地址数据与所述芯片地址数据决定部输出的芯片地址数据作比较，在判断为一致时产生用于将自己的芯片控制于运行状态的内部芯片选择信号的芯片选择控制电路(23)；以及将该芯片选择控制电路输出的内部芯片选择信号加以锁存的芯片选择信号闩锁电路(61)。

5.根据权利要求4所述的半导体集成电路，其特征在于，还具有由沟道-离子注入决定数据的MOS晶体管构成的存储器阵列(20)，前述芯片地址数据决定部(21)，其数目与所述芯片地址数据的比特数相同，包含具有与决定所述存储器单元的数据的沟道-离子注入相同工艺的沟道-离子注入决定阈值的负载用MOS晶体管(P0、P1)，在工作电源供电的状态下输出数据“1”或“0”的多个双稳态多谐振荡器电路(31i)。

6.根据权利要求4所述的半导体集成电路，其特征在于，还具有由沟道-离子注入决定数据的MOS晶体管构成的存储器阵列(20)，所述芯片地址数据决定部(21a)包含与所述芯片地址数据的比特数相同数目的多个结点(N1-N8)，以及在该各结点与电源结点或接地结点之间、与芯片固有的芯片地址对应形成的配线(501-508)。