[发明专利]半导体集成电路器件

说明书

本发明涉及半导体集成电路器件，例如用于检验半导体存储电路的存储器检验电路。

<第一现有技术>

这里所述的第一现有技术是由日本专利公开公报NO.63-204325公开的一种技术，其中描述了一种作为半导体存储电路形成的存储器检验电路。

图37表示按第一现有技术的一种单向伪随机数产生电路。该单向伪随机数产生电路按一种伪随机顺序向一个半导体存储电路提供地址信号(这种类型的伪随机数产生电路称之为“产生全循环序列的电路”)。在图37中，标号1为移位寄存器；移位寄存器1有n级；标号2和2a为异或电路；标号4为移位时钟端；标号5为输出端；标号6是预置端；并且标号7a是一个零检测电路。

<第二现有技术>

图38表示按第二现有技术的一个双向伪随机数产生电路，这种伪随机数产生电路按一个伪随机顺序、或者按一种完全相反的伪随机顺序向一个半导体存储电路提供地址信号(这种类型的伪随机数产生电路称之为“产生全循环序列的双向电路”)。在图38中，标号2、2a、和2b为异或电路；标号4a为前向移位时钟端；标号4b为反向移位时钟端；标号6是预置端；标号7a和7b是零检测电路；并且标号10是一个可在两个方向移动数据的双向串行移位寄存器。

<第三现有技术>

图39表示按第三现有技术的一个半导体集成电路器件(存储器检验电路)，它包括一个存储器电路13和一个产生全循环序列的电路12，电路12起地址产生电路11的作用。为便于描述，图39表示出一个X译码器14、一个Y译码器15、以及一个存储单元16，它们都设在存储器电路13之中。为了便于叙述，还给该存储单元的区域编了号(0-31)。存储器电路13可以是一个RAM或一个ROM。

通过移位寄存器电路17和反馈电路18来构成该产生全循环序列的电路12。由NOR电路18a和18b以及异或电路(下称“XOR电路”)18c构成反馈电路18。

图40表示图39的电路的工作过程。图40假定：在时间T=0时，将一个地址信号设定为A0=A1=A2=A3=A4=0。为此，要将复位装置(未示出)加到产生全循环序列的电路12上。随着时间T的变化，产生全循环序列的电路12的移位寄存器电路17就要进行操作以改变地址，如该表格的地址栏中所示。

由于产生了自0到31(2⁵-1)的一个地址信号的所有的值，因此有可能访问存储单元16的所有的字。图40分开列出了存储器电路13的X地址和Y地址。由于产生地址的移位寄存器17只有一个，所以X地址和Y地址基本上是同时变化的(只在一种很少出现的情况下，X地址和Y地址当中的一个地址不发生变化)。

当构成存储器电路使其既包括X译码器又包括Y译码器时，如果按第一现有技术或按第二现有技术设置的电路是为了得到X地址和Y地址，则按第一和第二现有技术的电路必须在一个控制信号或其它信号的控制下移动数据，这将使产生控制信号或类似信号的系统复杂化。因此，必须有一个复杂的外部控制电路。为了避免这种情况的出现，就必须在有规则地故意改变存储器检验电路内的地址的同时产生出X地址和Y地址。

在检验电路出故障时，不管这个故障是来源于X译码器14还是来源于Y译码器15，都需要有效地确定故障位置。从检验效率的观点出发，在一次存储器电路检验中，期望在完全改变了Y地址后再修改X地址，所之亦然。但在按上述第三现有技术的存储器电路中，由于X地址和Y地址基本上是同时改变的，因此不可能进行这种在完全改变Y地址后再修改X地址(反之亦然)的存储器电路检验。因而，不管故障出自X译码器14还是出自Y译码器15，确定故障位置都是一个很费时间的过程。

此外，X地址和Y地址的变化都是无规则的。X地址和Y地址可能都发生了变化，或者一次只有一个地址发生了变化。当一个位线或一个字线的地址没能改变时，先前访问过的位线或先前访问过的字线依然有效，但在访问下一个位线或字线期间还要被再次访问。因此，访问的速度变得极快。另一方面，当位线和字线的地址都发生改变时，使先前访问过的位线和字线都变为有效的要花费一些时间，访问的速度就要慢下来。因此，访问的速度依条件而变，故精确测量访问速度是不可能的。