[发明专利]半导体器件和运算器件、信号转换器和信号处理系统

说明书

本发明涉及半导体器件和运算器件，信号转换器件和使用该半导体器件的信号处理系统，特别是涉及能进行并行算术运算的半导体器件，和能进行例如相关计算的运算器件，用于进行信号的A/D(模-数)或D/A(数-模)转换的信号转换器件，和使用该半导体器件的信号处理系统。

近年来，基于信号处理的改进，对实现能以高速处理大容量数据的低成本的运算器件变得极为重要。

特别是，能用于动态图象的运动检测的相关计算器件技术，高精度模-数(A/D)转换器件技术、扩展频谱(SS)通讯技术，以及在GHz序列方面的类似需求的信号处理技术。

通常，当利用半导体集成电路实现这样的功能时，总是利用若干半导体芯片实现并行算术运算以达到高速处理，或者利用最新的微设计制版技术标准(latest micro-layout rule)将电路集成在相当大的芯片上。

例如，在图1所示的图象传感系统情况下，来自传感单元160的时间序列模拟信号输出，通过A/D转换器140转换为数字信号并被暂存在帧存储器139中，该传感单元160中的图象传感元件141以两维形式排列，作为一种区域(面积)传感器。这些信号利用算术运算电路138进行处理，该处理过的信号从算术运算输出电路150输出。特别是，通过在不同时间获得的数据之间执行相关算术运算，能够输出一目标的运动量(ΔX，ΔY)或类似数值。

然而，为实现动态图象的实时处理，在算术运算处理中的处理步骤量是非常大的，和为获得较逼真的图象，该电路尺寸将以级数增加，其结果是导致低的处理速度。例如，对一种设备提出的要求是，能够以相当的速度处理动态图象扩展/压缩方式所提出的MPEG2方法。

如上述并行算术运算处理的问题，运算速度降低的问题和由于电路尺寸增加而出现的耗散功率增加的问题，还有制造成本增加的问题和由于电路尺寸增加而出现的产量降低的问题。

此外，当前对于算术运算处理电路的多数逻辑电路被公开在1973年5月11日第132至144页上的Nikkei电子学的“EconomicalMajority logic IC Realized by CMOS”上，它作为一种数字信号处理方法。该参考文献描述的是基于CMOS技术的电路。在该情况下不仅由于基于CMOS技术的元件的增加和算术运算处理级数的增加，相类似地就出现了电路尺寸增加，功率耗散增加和运算速度降低的问题。

能完成并行算术运算处理的通常的半导体器件中，由于如需要作并行算术运算的信号数量的增加那样，电路尺寸以级数增加，所以制造成本增加了而产量降低了。由于在电路中尺寸的增加而导致的例如导线延迟量的增加而使在电路中算术运算的时间量增加，而使运算速度降低，另外，功率耗散也可观地增加了。

特别是在具有大量输入端的算术运算电路中，在进行并行算术运算中，由于漂移而导致运算结果产生误差，由此而不能实现精确的算术运算。

本发明已经考虑到上述问题并且它的一个目的就是提供一种具有高可靠性的半导体器件，它能消除信号噪声并能实现精确运算。

本发明的另一个目的是提供一种仅由少量元件例如晶体管构成的半导体器件，它能改进针对小信号的灵敏度。

本发明另一个目的是提供一种半导体器件，它能实现降低电路尺寸，增加运算速度和降低功率耗散，从而达到降低制造成本并增加产量。

本发明还有另一个目的是提供一种半导体器件，它能获得精确计算结果而不用降低运算速度。

本发明还有另一个目的是提供一种半导体器件，它能进行高精度检测和对电势变化的比较测定。

本发明还有另一个目的是提供一种半导体器件，它包括若干输入端，若干电容器，每个电容器都有一端通过开关电连接到输入端中的相应一端，一个读出放大器共同连接到每个电容器的其它端，和连接到这些电容器公共连线上的一复位元件。

本发明还有另一个目的是提一种半导体器件，它包括若干输入端，和通过电容器共同连接到分别的输入端的比较/测定单元，其中比较/测定单元的输入和输出部分能通过一开关被电连接。

本发明还有另一个目的是提供一种半导体器件，在该半导体器件中通过检测低电压执行比较/测定处理，仅当一电势变化超过在反相器的输入端的电势被复位到一中间电平之后所产生的随机电势电平时，一反相器放大器才被反相。

本发明还有另一个目的是提供一种运算器件，一种信号转换器，和一种信号处理系统，所有这些都利用以上所述半导体器件。