[发明专利]有最佳静电放电保护的输入/输出晶体管

说明书

本发明涉及具有改进的抗静电放电性的半导体集成电路。

在金属氧化物半导体场效应晶体管(MOSFETs)中，静电放电(ESD)是一种已知的产生故障的原因。在ESD中，由外界因素获得一个相对大的电流脉冲，例如封装的摩擦电荷，无意地流过集成电路(IC)片的元件。最初始碰到ESD脉冲的元件是典型输入和/或输出缓冲器，其是直接连接到焊片或可暴露于外面现象如ESD脉冲的端部。这样的缓冲器，其典型地是相对大的晶体管，会被ESD脉冲所危害，或者是芯片上较小的内部晶体管会受到危害。尽管源极典型地连接到电源且未必是给出ESD脉冲，可是该电流脉冲能由栅、漏极或源极流入晶体管。通过栅加到晶体管上的ESD脉冲，将击穿破坏在栅和沟道之间的介电栅氧化物阻挡层，由于留有离子化电介质或捕获电子的导电通道，或者通过在栅氧化物中燃烧一个洞而导致永久危害。

来自漏极的一个ESD电流脉冲，可以流到衬底、栅或源极中的任一个中。对栅氧化物来说，这些流动的任何一个可以同样地产生永久性危害。即使可以有几千伏的ESD脉冲，没有直接由漏极流到栅，而由此脉冲引起的电波动可以毁坏可在20伏或小于20伏击穿的栅氧化物层。该栅氧化物的损坏转嫁给该电路，芯片，以及经常装有芯片的器件，恶化其功能。

为了改进MOSFETs的速度和其它性能特征，尤其是响应问题，例如，亚微米器件发生的寄生电阻的问题，通常使用在源极、栅、和漏极的表面形成硅化物层。在自一对准时称为＂硅化物＂的这些金属和硅的导电层进一步恶化ESD问题，从前通过减少电阻来进行保护电路免受ESD的损害。此外，如在都屋瑞(Duvvury)等人的美国专利US4,855,620所述，由于ESD现象产生的热，能熔化这些硅化物区的金属，使其沿着电力线流动而引起器件的永久短路。类似地，用于减小靠近微米和亚微米N-沟道晶体管的峰漏极电场的轻掺杂漏极(LDD)结构，和在某些情况中在P-沟道晶体管中减小短沟道效应，也报告了增加ESD的破坏能力。

推荐了几种方法用来改善抗ESD性，如先进的MOSFET和互补金属-氧化物-硅(CMOS)器件。一种途径是加一个附加输出保护电路以便对ESD防护，如都屋瑞等人所教导的。同样地，茹吹(Rountree)等人在美国专利US4,692,781中公开一个输入保护电路和一个输出保护电路，将其加到晶体管上用于抗ESD性。

代替加法电路，推荐了在漏极金属接点和栅边缘之间增大间距作为一种手段，将串联电阻加到输出晶体管的漏极上。然而，在硅化物的结构中，所加电阻的量是小的，这是因为ESD的效应。通过构图硅化物出现和不出现处，＂硅化物-覆盖层＂允许由源极和漏极形成硅和多晶硅电阻。所以，降低掺杂和增加源极和漏极的阻抗是阻止ESD破坏的另一种途径，但是在影响器件性能之前，受到源极和漏极浓度能够降低程度的限制。最后，推荐了重造更高电场和更低的快反向电压的漏极，但是这背离稳定、短沟道晶体管的要求。

本发明的目的是提供一种不受ESD损坏，没有附加电路或材料层的晶体管结构。

本发明的另一个目的是提供一种制造这样的晶体管的方法，该方法比制造没有保护的晶体管的已有技术，不是更复杂。

通过在连接到芯片的焊片上的输入和输出晶体管的源极和漏极之间，加串联电阻，本发明保护芯片不受ESD现象的损坏。设计串联电阻使源极和漏极之间固定电流通道的电压提高到触发电压之上，而在触发电压以上跨接沟道的快反向导电启动。通过将该通道的电压提高到触发电压之上，在相邻通道上导致快反向导电。因此，代替快反向导电是沿着在源极和漏极之间固定通道进行聚焦，从而，其典型地沿着该通道燃烧一个洞，损坏晶体管并造成芯片没用，而促使快反向导电在沟道宽度上扩展，沟道宽度设计得大到足以吸收ESD脉冲且不产生损伤。

当制造时，通过由栅掩蔽轻掺杂衬底，然后形成和选择蚀刻覆盖晶体管的栅、源极和漏极的氧化层，构成串联电阻，结果一个侧壁氧化物间隔层向外延伸由栅向漏损极延伸一个测量的量。而另一个侧壁氧化物间隔层，可以由栅向源极向外延伸。氧化物层的选择蚀刻暴露侧壁氧化物远到栅端的衬底表面，在此形成源极和漏极区和接点。在延伸侧壁氧化物之下，留有衬底的轻掺杂区，在漏极和沟道之间提供一个串联电阻，可选择地，在源极和沟道之间提供另一个串联电阻，这些测量的电阻阻止或减轻静电放电的危害。