[发明专利]数字运算电路

说明书

本发明涉及一种数字运算电路，更具体地，本发明涉及一种具有错误检测功能的电路。

数字运算电路广泛地应用于许多领域。在过去的十年里，电子技术得到迅速发展，其结果是增加了集成电路和系统技术的复杂性。复杂性的增加产生了一些问题，具体地讲就是因老化而引起的可靠性降低、操作中的瞬态故障和制造过程中的生产故障。这些问题随着电路和系统复杂性的增加和器件尺寸的减小而增加。增加电路复杂性的另一个方面是，对一个复杂电路或系统的所有方面的完全测试也许在经济上是不可能的。因此，这样的一种电路或系统在制造时就可能会有导致未能识别的错误形式。对于一些安全要求严格的应用，诸如航空器系统，检测电路错误变得越来越重要。

检测错误的一些方法是公知的，诸如象在“错误检测和错误校正码”(“Error Detecting and Error Correcting Codes”)，RWHamming，Dell systems Technical Journal，Vol 29 No 1 pp 147-160，1950年1月中描述的海明(Hamming)码的应用。海明码是奇偶检验码，它适用于检验数据的传输和存储。但是，它们有一个严重的缺点，这就是它们不能在运算操作中保留，因而不能用于运算电路。

克服有关在运算操作中保留的限制的编码见“错误检测码，自校验电路和应用”(“Error Detecting Code，Self-Checking Circuits andApplications”)，JWalkerly，Elserier，North Holland Inc，1978。一个简单的例子就是所谓的AN码。其中，输入数据字乘以一个外加的被乘数。因此，不是此被乘数的倍数的输出可以认为含有错误。

所有的运算码都需要附加电路以实现原始编码和错误检验。而且，由于编码后的数据字比未编码时长，因此需要更多的硬件以实现其运算功能。

对于错误检测，也曾采用时间冗余方法。与执行所需操作的正常时间相比，这些时间冗余方法需要额外的处理时间。因此，如果一个操作在没有错误检测时需要一个时间单元来完成，那么在一个采用时间冗余的错误检测系统中，此操作可能需要两个或多个时间单元来实现。Patel和Fung已经提出了一个时间冗余的例子(“Concurrent ErrorDetection in ALU’s by Recomputing with shifted Operand”，J H Pateland L Y Fung，IEEE Trans。On Computers，Vol c-31，pp 589-595，July1982)。它包括两次计算一给定的结果，而同时在第一次和第二次计算之间对操作数的比特位进行移位。在重新对齐两个输出结果后，由硬件引起的任何错误将表现在所述两个输出结果中的不同位置上，因而可被检测到。这种方法可用于诸如算术逻辑单元(ALU)等的电路，前述ALU电路可以以模块的形式构成，而且在各模块之间几乎没有或者没有连通性。其缺点是需要额外的硬件模块以处理所述的被移位的操作数。

T H Chen等人的方法(“Design of concurrent Error-DetetableVLSI-Based Array Dividers”，T H Chen，L G Chen，Y S Chang，ProcIEEE International Conference on Computer Design(ICCD)，1992)利用电路的规则性而将一个电路分成两个相等的部分，其中每一部分仅执行所需计算的一半。然后，每一部分电路被使用两次以产生两个完整的结果，而在没有错误时，这两个完整的结果应该是相等的。但是，这种方法仅限于具有能够分开执行计算功能的规则性的电路。

本发明的一个目的是提供一种具有错误检测功能的数字运算电路的可供选择的结构。

本发明提供了一种数字运算电路，包括用于提供至少一个输入操作数到所述电路中的装置，其特征在于此电路包括：

(i)用于把输入到所述电路的至少一个操作数进行反相的装置，以及

(ii)一种装置，用于从被反相和未反相的操作数所产生的电路输出获得一比较值，以便提供在电路操作中的错误产生或未产生的一个指示。

根据本说明书的目的，术语“操作数”定义为一个带符号的二进制数，本发明的数字运算电路对所述的二进制数执行一个运算操作。本发明适用于其符号隐含于比特表达式中的那些操作数，即这些操作数没有表示符号的附加位。因此，本发明适应于采用补码表示的系统，例如2的补码表示。