[实用新型]间接式解码控制装置

说明书

本实用新型涉及一种间接式解码控制装置，使微处理器以间接的方式控制外围设备。

现知的微处理器控制方式如图1所示，是利用指令解码电路1，再由解码的控制信号进行对外围设备2的控制。外围设备2的各项控制动作都有相对应的控制信号，亦即有相对应的指令码。因此，由指令就可了解外围设备2接收那些控制，要控制何种功能只要执行相对应的指令即可。但相对的，随着外围受控电路功能的改变，指令势必随着修改。这意味着不仅要修改外围电路，而且伴随着这项修改，指令表亦需重新安排，解码电路也需要重新设计，时序的安排更需要重新评估。这无疑加重了设计者的负担，同时也增加了出错的风险。

本实用新型的目的即在于针对现有技术的缺点，提供一种间接式解码控制装置，利用寄存器作为缓冲机构以分隔处理器本体与外围设备，使微处理器以间接的方式控制外围设备。

本实用新型技术方案为：一种间接式解码控制装置，用于一微处理器中，该解码装置包括：

一指令解码电路，用以将输入的指令码予以解码；

一微处理器本体，用以处理来自该指令解码电路的控制信号，并提供指令码给该指令解码电路；

其特征在于：在该指令解码电路与外围设备之间设置一寄存器。

如图2所示，本实用新型将解码控制装置重新规划成两部份：一为微处理器本体的控制，另一则为外围功能的控制。

图2中，微处理器本体3的控制信号和外围设备2是分隔设置。再将指令解码电路1与外围设备2间用一控制寄存器4加以分离，如图3所示。

如此即形成两个部分：微处理器只处理微处理器本体3的控制及控制寄存器4的输入/输出、设定、清除、比较，而不理会控制寄存器4所要控制的是何种外围设备2。外围设备2接受控制寄存器4的控制，依据控制寄存器4各位所代表的意义执行各项功能，并将结果反馈回控制寄存器4。

本实用新型的优点在于：一旦外围设备2更换，只须重新定义控制寄存器4的位所代表的功能，再利用这些位的信号控制外围设备2。因微处理器部分内的各元件全部不变，故可不做修改。若微处理器需变动，亦因外围与其无关，一方面所要考虑的因素较少，再则外围设备2亦可全然不变动，因此错误风险大为降低，而且外围设备2功能独立，也使其移植性大增。

本实用新型的特征及优点可由如下结合附图的实施例的说明而更清楚了解。

图1所示为现有技术的解码控制装置；

图2所示为本实用新型的示意图；

图3所示为本实用新型的方框图；

图4所示为现有技术在加入计时器功能后，需对逻辑电路所作修改的例示图；

图5所示为本实用新型实施例的装置示意图；

图6所示为本实用新型实施例的核心部分示意图；

图7所示为本实用新型实施例的外围部分示意图。

图8-12所示为本实用新型实施例的电路图。

请参阅表I-IV。当需要改变外围设备的功能，例如欲加入计时器的功能时，则相对地指令便需修改。表I所示为所欲加入计时器功能的4个指令定义。

表II则对计时器的开启(ON)及开关(OFF)予以定义。

表III是一指令表，其显示所欲加入的指令在指令表中的位置。在现有技术中，指令表需重新安排(修改甚至删除原指令表中的指令)以含纳表I中新增的指令。

图4中方块所示即欲加入计时器功能时所做的逻辑电路修改。

表IV为完成表I-III以及图4解码电路的重新设计后，计时器功能的界定。

请注意在上述的修改中，以图4修改解码电路最容易出错。因为解码电路为微处理器的核心，一旦修改，时序的配合及布局的修改都必须重新考虑，否则就会使得IC功能失常。在现有技术中，由于只要外围设备一更换，就必须理重复上述的修改程序，因此亦必须重复承担使IC功能失常的风险。

本实用新型所公开的间接解码装置中，如图5所示，亦请参阅图3，微处理器不直接控制外围设备而以一组寄存器作中介缓冲之用。通过此缓冲区将整个微处理器区分成两个部分：核心及外围。

请参阅图6，在核心部分中，微处理器只是对寄存器做读写，所以可以保持不变而减低错误机率。

亦请参阅图7，在外围部分中，外围设备只受寄存器控制，至于是何种微处理器去读写寄存器，对外围而言并无差别。故可应用到各种微处理器上而不需重新设计。

核心部分所接触的只是一组寄存器，当所接的外围不同时只是相对位的定义有所不同。在程序设计上只要定义读写寄存器即可，就实际硬件电路而言，无论采用何种外围，核心都可不变。故一旦核心验证功能正确，就不需再加修改，错误机率因而降低。