[实用新型]控制数据通信的锁装置无效

专利信息
申请号: 95233774.6 申请日: 1995-04-27
公开(公告)号: CN2235682Y 公开(公告)日: 1996-09-18
发明(设计)人: 李振和 申请(专利权)人: 李振和
主分类号: H04L29/02 分类号: H04L29/02
代理公司: 威海市专利事务所 代理人: 许晋功
地址: 264200 山*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 控制 数据通信 装置
【说明书】:

本实用新型属于电通信的数据传输类,具体地说是一种控制数据通信的锁装置。

在公用交换网中,用户往往未经邮电部门许可,私自使用数字传送设备(如:传真机、计算机等),目前,邮电部门无有效的手段去制止非法用户利用交换网进行数据通信,只能通过挨户巡查的办法去发现非法用户。

本实用新型目的在于,提供一种可进行电话通信,但不能进行数字传输的控制数据通信的锁装置。

为达到上述发明目的,本实用新型可通过如下措施来实现,极性保护电路的一输出端经电容C1与锁相电路JC1的输入端相连,锁相电路IC1输出端经电阻R4、电容C5组成的RC延时电路与非门电路J1的输入端相连,非门电路J1与二极管BG5正极连接,二极管BG5负极经电阻R5、电容C6构成的RC延时电路与非门电路J2的输入端相连,非门电路J2输出端经非门电路J3、电阻R6与三极管BG6的基极相连,三极管BG6发射极与地之间连有继电器J1,继电器J1的常开触点J1—1连接在极性保护电路的两个输入端之间。

本实用新型通过锁定通信中的应答信号来判断该通信是电话还是数据通信,对电话通信不加限制,而对数据通信实施拆线,从而防止无数据通信权的用户进行数据通信。

下面结合附图通过实施例对本实用新型进行详细描述,其中

图1,为本实用新型的电路框图。

图2,为本实用新型的电路原理图。

图1所示,本实用新型由极性保护电路、锁相电路、时间延迟电路、驱动电路、继电器依次串接。由于电话线路上带有直流电,接线方向极易变化,采用极性保护电路,可保证电路输出的极性不变。锁相电路用于检测输入信号是否有2100HZ的单音成分,时间延迟电路由两级RC延迟电路,配合CMOS非门电路构成,它的作用是当锁相电路检测到2100HZ单音成分存在时,测定它是否持续两秒以上,若持续两秒以上便送出驱动信号,则该信号经驱动电路使继电器动作,将电话输入线短路,并在延迟电路的作用下,使外线短路状态维持一定时间。

图2所示,极性保护电路为桥式整流电路结构,由二极管BG1、BG2、BG3、BG4组成,其输出端的一端接地,另一端通过电容C1接锁相电路JC1的输入端,本实用新型锁相电路JC1采用单片集成锁相环电路,型号为LM567,JC1的3脚为信号输入端,电阻R1接在极性保护电路的输出端与地之间,JC1的5脚接电位器W1的一端,JC1的6脚接W1的另一端,并同时经电容C4接地,JC1的B脚为输出端,该端接两个电阻R3、R4,R3另一端接电源,R4另一端与电容C5的正极相连,同时成为非门J1的输入端,非门J1的输出端连接二极管BG5的正极,BG5负极经电阻R5与非门J2的输入端相连,非门J2输入端与地之间联接电容C6,非门J2输出端与非门J3输入端连接,非门J3输出端经电阻R6接三极管BG6的基极,BG6的集电极接电源正极,BG6发射极经继电器J1线圈接地,继电器J1的常开触点J1—1接外线输入端,即接极性保护电路的两个输入端之间。

在公用交换网中对数据通信的信令有统一的规定,当主叫方向被叫方发出呼叫后,被叫方发出一个频率为2100HZ,时间长度为3S的单音应答信号,该应答信号的规定对传真、计算机通信(专网不在此列),调制解调器等都是适用的。本实用新型就是通过检测这个应答信号的存在,判断是数据通信还是电话通信,若为数据通信则破坏其通信的进行,若为电话通信则电路不动作,不影响其话音通信。

本实用新型外线的输入信号经桥式极性保护电路加到电容C1,经隔直后将应答信号耦合到锁相电路IC1(单片集成锁相环电路LH567)的输入端3脚,IC1将2100HZ单音信号锁定后从8脚送出低电平,经R4、C5延时后送非门电路J1的输入端,经非门电路J1输出高电平,再经二极管BG5、电阻R5、电容C6组成的第二级延时电路延时后,将信号送到由非门电路J2、J3组成的隔离电路,最后由非门电路J3送出驱动信号,该信号通过电阻R6向三极管BG6的基极提供电流,BG6将信号放大后驱动继电器J1动作,常开触点J1—1吸合,将外线短路制止数据通信的继续进行。本实用新型继电器J1动作后,外线输入的单音信号消失,锁相电路IC1的8脚变为高电平,非门电路J1输出端变为低电平,此时二极管BG5反偏,阻止电容C6通过电阻R5放电,C6只能通过非门电路J2、J3进行放电,J2、J3为CMOS电路输入阻抗较大,放电速度慢,从而延长了外线短路持续时间,确保破坏掉数据通信的呼叫。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于李振和,未经李振和许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/95233774.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top