[发明专利]读出放大器电路和半导体存储器件

说明书

本发明涉及读出和放大存储单元数据电位的读出放大器，具体来说涉及动态随机存取存储器中由绝缘栅型场效应晶体管构成的差分读出放大器。

个人计算机和工作站一般都包括一个用于数据存储的存储器。有一种大容量的DRAM(动态随机存取存储器)，它本身具有可读并且可写数据的存储器，DRAM可用作个人计算机、工作站等的主存储器。

图1表示一种常规DRAM中的读出放大器的结构和它的外围电路，例如由日本专利公开No.2-231760所公开的结构和电路。

现在参照图1，读出放大器5在电源节点1a接收工作电源电位Vcc，并在地接点1b接收地电位Vss，以此作为电源电位；读出放大器5响应读出放大器允许信号SEN和SEP读出并放大位线2a和2b上的电位差。

读出放大器5包括一个p沟道MOS(绝缘栅型场效应)晶体管5a、pMOS读出放大器5c、n沟道MOS晶体管5f、和NMOS读出放大器5d；晶体管5a连在电源节点1a和一个节点5b之间，并在栅极接收该读出放大器的允许信号SEP；放大器5c使位线2a和2b的较高电位的位线电位变为电源电位Vcc；晶体管5f连在地节点1b和一个节点5e之间并接收读出放大器允许信号SEN；放大器5d使位线2a和2b的较低电位的位线电位变为地电位Vss。

pMOS读出，放大器5c包括p沟道MOS晶体管5ca和p沟道MOS晶体管5cb；晶体管5ca连在节点5b和2a之间，并且具有连到位线2b的栅极；晶体管5cb连在节点5b和位线2b之间，并且具有连到位线2a的栅极。

NMOS读出放大器5d括n沟道MOS晶体管5da和n沟道MOS晶体管5db；晶体管5da连在节点5e和位线2a之间并且具有连到位线2b的栅极；晶体管5db连在节点5e和位线2b之间并且具有连到位2a的栅极。NMOS晶体管5da和5db是在一个与任何其它电路区隔开的阱区内形成的，并且从一个势阱控制电路6为晶体管5da和5db提供一个阱电位VSB。

势阱控制电路6包括电流镜型差分放大器6a和控制电路6b；放大器6a响应于控制信号/ΦSTR，放大基准电压Vref和节点5e的电位Va之间的差，输出表示放大结果的信号；控制电路6b响应控制信号ΦSTR和来自放大器6a的信号，产生阱电位VSB。

差分放大器6a包括：p沟道MOS晶体管6aa，晶体管6aa连在电源节点1a和一个节点6ab之间，在栅极接收控制信号1ΦSTR；p沟道MOS晶体管6ac，它连在节点6ad和节点6ab之间，并具有连到节点6ad的栅极；p沟道MOS晶体管6af，它连在节点6ab和节点6ag之间，并且具有连到节点6ag的栅极；n沟道MOS晶体管6ae，它连在节点6ad和地节点1b之间，接收基准电位Vref；以及n沟道MOS晶体管6ah，它连在节点6ag和地节点1b之间，并且具有在节点5e接收电位的栅极。

晶体管6ac攻6af构成一个电流镜电路，向对应的晶体管6ae和6ah提供电流，而晶体管6ae和6ah又构成一个比较级。

控制电路6b包括：n沟道MOS晶体管6ba，它连在接收中间电位Vcc/2的一个节点和节点6bc之间，并且具有接收控制信号ΦSTR的栅极；p沟道MOS晶体管6bd，它连在节点6bc和地节点1b之间，并且具有在放大器6a的节点6ag接收输出信号的栅极；以及电容器6be，它连在节点6bc和地节点1b之间。在节点6bc产生阱电位VSB。

当启动一个存储循环时，使控制信号ΦSTR为高，直到使读出放大器允许信号SEN有效(高)时为止。当启动一个存储循环时，使控制信号/ΦSTR为低，直到使读出放大器允许信号SEP有效(低)时为止。

将字线3a和3b分别安排成和位线2a和2b交叉。每个字线3a和3b将存储单元连成一排，每个位线2a和2b将存储单元连成一列(在一种“开路位线结构”中)。

虽然把存储单元安排成一个由行和列组成的矩阵，但在图1中只是有代表性地表示出两个存储单元4a和4b。存储单元4a位于字线3b和位线2a的交叉点上，并且包括电容器4aa，用于以电荷形式存储信息，存储单元4a还包括一个n沟道MOS晶体管4ab，它响应位线WLO上的电位将电容器4aa连到位线2a上。电容器4aa在一个电极上(单元板)接收中间电位Vcc/2的预充电电位Vp,MOS晶体管4ab在一个主体电极(bulk)(背栅极)上接收一个预定的、恒定的、背栅极偏置负电位VBB。