[发明专利]半导体存储器

权利要求书

1.一种半导体存储器，备有磁心存储块(CB)、电源电路(40)及电源配线群(PSLC、PSLR)，其特征在于：上述磁心存储块是这样构成的，即将存储单元阵列按行列形式配置成存储单元矩阵，将读出放大器按列形式配置成读出放大器阵列，且将多个存储单元阵列和读出放大器阵列分别交替配置，将分别对应于该读出放大器阵列的多个第1读出放大器驱动电路分别配置在读出放大器阵列的端部；上述电源电路沿该磁心存储块的第1长边及第1短边配置成L形状，向上述多个第1读出放大器驱动电路供电；上述电源配线群在上述磁心存储块上方配置成网格状，与上述电源电路和上述多个读出放大器驱动电路连接。

2.根据权利要求1所述的半导体存储器，其特征在于：上述电源配线群由沿行方向配置的多个第1电源配线群(PSLC)和沿列方向配置的第2电源配线群(PSLR)构成，上术第1电源配线群和上述第2电源配线群互相交叉、在各交叉位置互相连接。    

3.根据权利要求1所述的半导体存储器，其特征在于：上述电源电路还沿着与上述第1长边的相对的第2长边及与上述第1短边相对的第2短边配置，包围着上述磁心存储块。

4.根据权利要求1所述的半导体存储器，其特征在于：上述多个第1读出放大器驱动电路沿上述磁心存储块的第1及第2长边配置成列状。

5.根据权利要求2所述的半导体存储器，其特征在于：上述磁心存储块包括译码电路及平行于与译码电路连接的上述第2电源配线群配置的多条选择线，上述第2电源配线群与上述多条选择线在同一配线层中形成。

6.根据权利要求1所述的半导体存储器，其特征在于：上述磁心存储块包括分别与上述读出放大器阵列对应配置在该读出放大器阵列端部的多个第2读出放大器驱动电路，在上述磁心存储块上方还备有呈网格状配置的与上述多个第2读出放大器驱动电路连接的接地配线群。

7.根据权利要求1所述的半导体存储器，其特征在于：上述电源电路备有其一端连接从外部输入的电源端子、另一端连接上述电源配线群、其控制电极由基准电位控制的MOS晶体管。

8.根据权利要求7所述的半导体存储器，其特征在于：上述基准电位由将从上述MOS晶体管的上述另一端获得的电源电位用作电源之一的基准电位发生电路生成。

9.根据权利要求8所述的半导体存储器，其特征在于：上述基准电位发生电路将上述渐减电位升压后获得上述基准电位。

10.根据权利要求1至9中任何一项所述的半导体存储器，其特征在于：上述电源电路除向上述第1读出放大器驱动电路供电处，还向其它外围电路供电。