[发明专利]模/数转换器比较器参考电路装置

说明书

本发明总地涉及模/数转换器，特别是涉及一提供一参考电压至一快速模/数转换器的比较器。

在将一模拟电压转换成n-位数字代表时，吾人熟知利用一种电路结构：它含有一电压源；有许多抽头的电阻器网络；并联的许多比较器；及一解码器电路。在此结构中，电压源跨接在电阻器网路上以形成一分压器。分压器的许多抽头上的电压被馈至多个比较器的不同参考输入上。模拟电压被馈至每一比较器的信号输入端。当在任何比较器的信号输入的模拟电压电平超过在比较器参考输入上的电压时，比较器的输出由“低”电平转换至“高”电平。解码电路提供以比较器的输出为准的模拟电压的数字代表。

由于比较器是并联的，模拟信号的量化立刻发生；但为达此转换速度必须牺性所需的组件的数目。例如，图5所示已有技术的n-位模/数转换器需2ⁿ比较器及2ⁿ电阻器。因此，已有技术的8-位模/数转换器需要256个电阻器及256个比较器。可能需要更多电阻器以将电压源分压以为模/数转换器提供一所需的动态范围。参考图5，对于一电压源V_DD等于3.3V及希望动态范围为1.0伏时，必须将589个电阻器加在电阻器网路中，而使网路中之电阻器总数到达845个。

网路中之每一电阻器必须为一“单位”电阻器；即每一电阻器必须与其它电阻器相等以维持分压器的准确。每一电阻器如果相同，任何电阻的特性改变均将由其它电阻器所跟随、而不论电压源的电压V_DD，工作温度及集成电路的构造程序的变化如何。

在一模/数转换器的多个比较器上加上偏压的方法引起一问题，即在一集成电路中之单位电阻器网路中必须有容纳他们的区域。每个电阻器之尺寸由其消耗之功率及制造程序中电阻固有的容差特性来决定。当功率耗散不太重要时，电阻器可以为小型、亦可配合制造程序的准确限制。由于功率消耗并非一限制因素，制造容差使电阻器的大小有所限制。目前，制造容差规定集成电路电阻器的尺寸不能小于10微米。

集成电路电阻器包括多晶硅型、其典型电阻率为每平方为30Ω，及扩散型，其电阻率通常为每平方100Ω。再参考图5，电阻网路中每一单位电阻器为1.5Ω以向模/数转换器提供所需的低输出阻抗。吾人须记住，制造容差要求电阻器的尺寸不应小于10个微米，最小的1.5Ω电阻器应为一个10微米×200微米的多晶硅电阻器。因此，每一电阻器在每一集成电路中所需的面积为0.002mm²，供全网路845个电阻器所需之面积为1.7mm²。

当数字技术的使用转为盛行时，模/数转换的需求亦越大。因为更多的集成电路使用多个模/数转换器，每个均需要其网路，因此减小由每一模/数转换器的电阻器网路所占据的面积乃日益重要。

根据本发明的电路可以减少所需将参考电压加至多个快速模/数转换器的电阻器总数目。专供模/数转换器的集成电路的面积因此可以降低。

此种电路包括一电压源；耦合至电压源的第一单元电阻串，第一单元电阻串具有许多第一抽头；第二单元电阻串，第二串具有第一及第二末端及在两末端间的许多第二抽头；第一有源装置有一输入耦合至许多第一抽头的第一个，一输出耦合至第二单元电阻串的第一末端；及一具有一输入耦合至许多第一抽头的第二末端，一输出耦合至第二单元电阻串的第二末端的第二有源装置。

此电路可包括许多比较器，其具有第一组输入耦合至许多第二个抽头的不同抽头。许多比较器包括第二组输入耦合至一模拟电压。许多比较器的输出可耦合至一装置以供将比较器的输出加以解码。第一及第二有源装置可包括单一电压增益电流放大器。第二单元电阻串可在工作温度及电压源的变动上予以补偿。

本发明的新颖装置采用的模/数转换器包括一电压源，其具有第一及第二端子；一单元电阻串，此电阻串有第一及第二末端及在两末端间的许多抽头；第一单一电压增益电流放大器，其具有一输入耦合至电压源的第一端子及一输出耦合至单元电阻器第一末端；第二单一电压增益电流放大器，其具有一输入耦合至电压源的第二端子，及一端出耦合至单元电阻串的第二端子；许多比较器具有第一组输入耦合至许多抽头的不同末端，及第二组输入耦合至一模拟电压；供许多比较器解码的输出的装置；及供模拟电压的数字代表的装置。