[发明专利]通用非同步接收传送器芯片与收发器芯片的芯片组装置

说明书

本发明有关于一种集成电路芯片组(Chip Set)的装置，特别是有关于一种将多路转换器/多路分配器(Multiplexer/Demultiplexer)应用在通用非同步接收传送器(Universal Asynchronous Receiver/Transmitter；UART)芯片与收发器(Transceiver)芯片中，以降低彼此间数据传输所需的接口信号数的芯片组装置。

当通用非同步接收传送器应用在RS-232接口规格的传输中时，常需有一符合RS-232接口规格的收发器配合使用。也就是说，该收发器必须能将电压自5V转为12V及自12V转为5V。一般而言，与RS-232接口相接的部分至少要有8条接口信号线，才能具有较完整的RS-232传输功能。以个人电脑(PersonalComputer)为例，请参照图1，图1所绘示的是一种应用在个人电脑中的熟知超级输入/输出芯片(Super I/O Chip)与熟知收发器间的信号传送电路方块示意图。

集成电路10是一般所熟知的超级输入/输出芯片，其中至少包括有两组通用非同步接收传送器，即第一通用非同步接收传送器11与第二通用非同步接收传送器12。集成电路13是配合使用的收发器芯片，其中至少包括有两组收发器，即第一收发器14与第二收发器15。

第一通用非同步接收传送器11通过第一信号线群18a接至第一收发器14，第二通用非同步接收传送器12通过第二信号线群18b接至第二收发器15。第一收发器14通过第三信号线群18c接至第一RS-232接口16，第二收发器15通过第四信号线群18d接至第二RS-232接口17。每一信号线群18a-18d均包括一串行数据输入(SerialData Input；SIN)信号线、一串行数据输出(Serial Data Output；SOUT)信号线、一请求发送输出(RequestTo Send Output；RTS)信号线、一数据终端就绪输出(DataTerminal Ready Output；DIR)信号线、一清除发送输入(C1ear ToSend Input；CTS)信号线、一数据设定就绪(Data Set Ready；DSR)信号线、一振铃指示(RingIndicator；RI)信号线、一接收器线信号检测(Receiver Line Signal Detect；RLSD)信号线。如果是如图1所示的配置，集成电路10在左、集成电路13在中、而第一RS-232接口16与第二RS-232接口17在右，则传输方向由右至左的是串行数据输入信号线、清除发送输入信号线、数据设定就绪信号线、振铃指示信号线与接收器线信号检测信号线，传输方向由左至右的是数据终端就绪输出信号线、串行数据输出信号线、请求发送输出信号线。

熟知的作法是一个通用非同步接收传送器须以一组信号线与对应的收发器相接，也就是说该通用非同步接收传送器与该收发器间就必须有8条信号线互连。因此，由图1可知，当用到两组通用非同步接收传送器与收发器时，集成电路10与集成电路13间就须有16条信号线互连。由此类推，每增加一组通用非同步接收传送器与收发器便增加8条信号线。当实际应用上需要多组通用非同步接收传送器与收发器时，通用非同步接收传送器芯片与收发器芯片就各需要许多接脚来封装(Package)，结果造成：

1、封装成本因接脚数多而增加。

2、提高了组装(Assembly)的复杂度。

3、芯片面积增加许多，生产成本因之增加。

因此，本发明的主要目的就是提供一种通用非同步接收传送器芯片与收发器芯片的芯片组装置，其将多路转换器/多路分配器应用在通用非同步接收传送器芯片与收发器芯片中，以降低彼此间数据传输所需的接口信号数，而改进前述缺点。

根据本发明的主要目的，提出一种通用非同步接收传送器芯片与收发器芯片的芯片组装置，其中，该芯片组接在一外部系统与一RS-232接口之间，该装置包括：

多个通用非同步接收传送器；

多个收发器，接至RS-232接口，分别对应至这些通用非同步接收传送器；

一控制单元，产生一第一控制信号与一第二控制信号，用以决定某一通用非同步接收传送器与对应的某一收发器进行传输；

一第一多路转换器及多路分配器单元，接至这些通用非同步接收传送器与控制单元，用以接收第一控制信号，使选择到的某一通用非同步接收传送器与对应的收发器相接；

一第二多路转换器及多路分配器单元，接至这些收发器、控制单元与第一多路转换器及多路分配器单元，用以接收第二控制信号使选择到的某一通用非同步接收传送器与对应的收发器相接。