[发明专利]互补型金属氧化物半导体场效应晶体管的制造方法

说明书

本发明关于一种利用离子注入及厚侧壁隔离层制程的互补型金属氧化物半导体场效应晶体管的制造方法，其特点是可以减少光掩模的使用次数，降低制造成本。

在半导体领域中，由于元件结构日益趋向小型化，因此制造方法不断改进与发展。

当元件尺寸不断缩小，则栅极长度随之缩减，自然沟道(channel)长度也不断缩减，当沟道长度在次微米以下时，即产生所谓短沟道效应(Short Channel Effect)，其中以在短沟道效应中所引起的N沟道MOS晶体管中的热载体效应(Hot Carrier Effect)和P沟道MOS晶体管中的穿透效应(PunchthronghEffect)最值得注意，热载流子的产生是由于元件尺寸缩减，若电源仍然保持定值则元件的横向电场会大量增加并且集中在漏极附近以至于热载流子产生，另外，由于元件中横向电场会使得N沟道中的电子获得较大能量，以产生电子空穴，其中部分热载流子受电场影响而注入栅极气化层，因此改变元件临限电压V_t，另外饱和电流(saturation current)、转移电导(Transconductance)、热载体移动率(Carriet Mobility)均受影响而变少或降低，一般传统技术是以轻掺杂漏极(Light Doped Drain)方式，来改善N沟道MOS晶体管中的热载体效应，对PMOS而言，当沟道长度小于0.6μm时穿透效应就非常严重，此外由于热载体效应也会使得P沟道元件临限电压V_t(Threshold Voltage)改变(使得|V_t|减少)，而产生漏电流，为减少穿透效应，改善漏电流现象，传统技术中除采用轻掺杂漏极结构，另外有效穿透阻止(Effect Punchthrough Stopper，EPS)结构(或称Pocket结构)以降低PMOS元件的源极/漏极接面深度(Junction Depth)，可有效改善漏电流现象。

以下对具有N沟道和P沟道的传统LDD MOS晶体管元件的制作方法加以说明：其步骤是：

(1)提供-P型硅衬底1，形成场氧化体2，P型势阱3，N型势阱4及长成一栅极氧化层5(Gate Oxide)其厚度为1000，(见图1A)；

(2)以低压化学气相淀积法形成第一多晶硅层6并掺入杂质，然后再形成二氧化硅层7，然后再应用一光掩模界定栅极(见图1B)；

(3)应用光掩模8，以磷离子进行N^-型LDD的离子注入9，离子剂量为3E13m^-2，离子能量为30KeV，以形成N^-型轻掺杂漏极杂质注入区10(见图1C)；

(4)应用光掩模11，以能量为30KeV，浓度为1E13cm^-2的BF₂离子12，进行P^-型LDD杂质注入，形成注入区13(见图1D)；

(5)淀积介电层后，进行单向性的回蚀刻，以在栅电极图案的二侧形成侧壁隔离层14，其厚度大约为400-1000(见图1E)；

(6)应用光掩模15，以能量为40kev，浓度为4E15cm^-2的砷离子16进行第一N⁺型杂质注入，形成注入区17(见图1F)；

(7)应用光掩模18，以能量为50KeV，浓度为4E15cm^-2的BF₂19进行第一P⁺型杂质注入，形成注入区20(见图1G)；

(8)在场氧化层与元件区域上，以化学气相淀积法(CVD)形成一没有掺杂其它离子的二氧化硅层，称之为NSG(Neutral Silicate Glass)绝缘层21，在绝缘层21上再以CVD法淀积一含有硼磷杂质的二氧化硅(SIO₂)，形成硼磷硅酸盐玻璃层(BPSG；Boronphosphosilicate Glass)22(见图1H)；

(9)应用光掩模23，以传统光掩模蚀刻技术，制定出图1I的接触窗图案；

(10)应用光掩模24，以能量50KeV，浓度为4E15cm^-2的BF₂25进行第二P⁺型杂质注入，形成P型接触窗区的离子注入区26(见图1J)；