[发明专利]电平变换电路

说明书

本发明涉及在作为小振幅接口电路的PECL接口电路等中所使用，从COMS电平向PECL电平实施电压电平变换的电平变换电路。

以往作为这种电平变换电路，有如图7所示的构成。图7是已有的CMOS-PECL电平变换电路一个结构实例的电路图。

该CMOS-PECL电平变换电路具有分别外加CMOS电平(0V-5V)差动信号A,AN(A的倒置信号)的输入端子101、102,其中在输入端子102上连接P沟道MOS晶体管(以下称P-MOS)103的栅极。P-MOS103与P-MOS104一起连接在电源Vdd(5V)和输出端子105之间。

同样在输入端子101上连接P-MOS106的栅极。P-MOS 106与P-MOS 107一起连接在电源Vdd和输出端子108之间。进而电源Vt(3V)分别通过电阻Rt连接到输出端子105,108。此外各电阻Rt分别与传输线的特性阻抗Zt匹配。

然后，通过输出端子105、108分别输出PECL电平(3.3V-4.1V)差动信号Z,ZN(Z的倒置信号)。下面，在输出“L”电平PECL电平信号Z、ZN时的电源设为Iol；输出“H”电平时的电流设为Ioh。

前述P-MOS 104、107使之常开，利用晶体管大小(栅极宽)进行调节，让电流Iol流动。并且P-MOS103、106导通时用晶体管大小调整，使从电流Ioh减去电流Iol的电流Ioh-Iol流动。

当CMOS电平信号A(等于“L”电平)、信号AN(等于“H”电平)输入输入端子101、102时，由于P-MOS 103关闭，P-MOS106打开，所以输出端子105的电流成为Iol，输出“L”电平的PECL电平信号Z。另一方面输出端子108的电流成为Ioh，输出“H”电平PECL电平信号ZN。

相反，若输入CMOS电平信号A(等于“H”电平)、信号AN(等于“L”电平)，则同样，输出端子105输出“H”电平的PECL电平信号Z，输出端子108输出“L”电平的PECL电平信号ZN。

这样，可将CMOS电平的差动信号变换成PECL电平的差动信号。

但是，在上述已有的电平变换电路中，由于根据晶体管大小确定输出电流和电压，所以在LSI制造方法、电源、温度、传输线特性阻抗等工作条件发生偏差时，存在输出电压波动大的问题。

本发明是为解决如上所述的已有问题，其目的在于提供这样的电平变换电路：即使是LSI制造方法和工作条件发生偏差时，也能获得波动小的稳定的输出电压。进一步的目的在于提供这样的电平变换电路：即使是工作条件发生偏差时，也可得到波动小的稳定的输出电压，并且能高速工作。此外还可提供的电平变换电路是：低耗电且高速，同时即使LSI制造方法和工作条件发生偏差情况下也能得到稳定的输出电压。

为达到上述目的，第一发明的特征是在将CMOS电平差动信号变换成PECL电平差动信号的电平变换电路中，备有：第一输入部，输入作为所述CMOS电平差动信号的第一CMOS电平信号和其倒置信号的第二CMOS电平信号，输出根据该输入信号的电流；第一变换输出部，根据所述第一输入部的输出，输出作为所述PECL电平的差动信号的第一PECL电平信号和其倒置信号的第二PECL电平信号；第一电流控制部，通过第一及第二电流控制信号控制所述第一变换输出部的输出电流，分别确定所述第一及第二PECL电平信号的高电平及低电平。

第二发明的特征是在所述第一发明中，设置所述第一输入部，与所述第一变换输出部及所述第一电流控制部分别为同一结构的第二输入部、第二变换输出部以及第二电流控制部；同时设置第一信号发生装置，根据从所述第二变换输出部输出的第三PECL电平信号产生第一反馈信号；和第二信号发生装置，根据作为由所述第二变换输出部输出的所述第三PECL电平信号的倒置信号的第四PECL电平信号产生第二反馈信号；将所述第一及第二反馈信号回授至所述第二电流控制部；并且将所述第二输入部的输入信号作为第一及第二电源，构成复制偏压电路(レプリカバイアス回路)；把由所述复制偏压电路输出的所述第一及第二反馈信号分别作为所述第一及第二电流控制信号。