[发明专利]半导体器件

说明书

本发明涉及具有静电保护作用的半导体集电电路器件。

以日本未经审查的专利公开(Kokai)No昭和59-87873披露的技术作为例子，讨论半导体集成电路的常规静电保护。图10表示形成在P-型半导体衬底上的MOSLSI输入端附近的布图。通过接触区7，把输入端1连到由N-型扩散层形成的输入保护电阻器4上。于是，输入端通过输入保护电阻器4把信号输入到MOSLSI的内部。在与N-型扩散层4相距距离d的位置，形成一个其N-型源扩散层与地线3相连的内部电路N-型MOSFET(MOS场效应晶体管)10。MOSFET10的漏扩散层8经常和另一个MOSFET相连。例如，在CMOSLSI情况，MOSFET10的漏扩散层8和P-型MOSFET(未表示)相连。应该注意，标号9表示MOSFET10的栅电极，2表示接地端，3表示接地线，71表示接触区。

在如上所述构成的常规MOSLSI的情况下，存在下述问题，即为了达到非常高的静电保护电位，距离d必须是100μm到300μm。即当把相对于接地端2的电位为负的静电脉冲加到输入端1时，通过扩散，电子从N-型扩散层4被注入到P-型半导体衬底中，达到N型MOSFET10的源扩散层5。

这时，由于在源扩散层的结处产生高电场，电子变成高能量的电子，结果击穿扩散层或者栅氧化层。因此，不可能在输入端附近的几百μm的区域中设置部元件，结果浪费面积。这明显地近似减少芯片面积，特别是在目前趋向于逐渐增加要求端数的情况下，存在所述的无用区成为使芯片面积变小的严重缺点。

图11表示解决上述问题的一个例子，其中，设置有地电位的N型阱6，以便吸收由N-型扩散层4注入的电子。即使在这种情况下，因为大量的电子，通过比P-型半导体衬底中阱6较深的区域达到N-型MOSFET10的源扩散层5，所以，不可能获得预料的满意效果。因为N-阱6占有一定区域，所以在输入端周围存在固有的无用区。

图12是一个说明例图，用于说明不仅在输入端附近，而且在MOSFET中存在无用区。即MOSFET101的源扩散层51连到地线31，MOSFET102的源扩散层52连到地线32。地线31和32分别连到单独的地端21和22。标号81和82分别是MOSFETS101和102的漏扩散层，标号91和92分别是MOSFET101和102的栅极。

类似于上述的讨论，当把相对于地端22为负电位的静电脉冲施加到地端21时，电子从与地线31相连的MOSFET101的一源扩散层51被注入到半导体衬底，然后，电子被扩散到与地线32相连的MOSFET的源扩散层52，结果引起扩散层和/或栅氧化层的击穿。因此，特别地设定距离d要足够大，例如，100μm到300μm。所以，在内部电路中，由于存在大量的无用区，也就几乎是减少了芯片面积。

由于在某些电路块中产生噪声，所以，象前述例子那样，为了避免该电路块性能变坏，需要分开地线。特别是，按照LSI功能的复杂程度，地线和电源线不得不被分成比较大的数目。

另一方面，在日本未经审查的专利公开No.平成4-62838，公开了避免静电击穿的另一个例子。该例采用把高熔点导电材料插置在铝线的扩散层之间的结构。由此，防止了输入保护电阻扩散层上部的熔融铝与下部扩散层的反应。但是，所示的结构不趋于保护位于输入电阻器的扩散层附近的内部电路中的扩散层被注入电子所击穿。

本发明的目的是提供一种半导体器件，甚至在取消无用区时，也能实现高密度封装，并能防止静电击穿。

本发明的另一个目的是提供一种半导体集成电路器件，它能有效地防止位于输入保护电阻器的扩散层附近的内部电路的扩散层被击穿。

按照本发明的第一方面一种半导体器件，包括：

一个第一导电类型的半导体衬底；

在所述半导体衬底的一主表面上形成的第一和第二端，所述第一端是信号输入端，所述第二端是电源端和接地端之一；

分别连接到所述第一和第二端的第一和第二布线层；

在所述半导体衬底的一主表面上选择形成的并且连接到所述第一布线层上的第二导电类型的第一扩散层；

一个位于所述半导体衬底的第一场效应晶体管，它相对所述第一扩散层有一预定距离，并且有漏或源扩散层与所述第二布线相连接；

一个位于所述半导体衬底中的第二场效应晶体管，它相对于所述第一扩散层有一个大于所述预定距离的距离，有与所述第二布线相连接的漏或源扩散层；