[发明专利]似串列式模/数转换器

说明书

本发明涉及一种模/数转换器及其转换方法，更明确地说，是指多级的平行式转换器，它使用第一个转换级来决定输入电压的粗略范围，而后续的转换级再解出模拟输入信号至更精确的增量。本发明可适用于视频及数字信号处理的领域。

模拟数据的数字处理和传输的应用需要将模拟形式转换成数字的表示方式。一般已知的模/数转换器的种类为一平行比较器式或快闪式转换器。它以比较多个参考电压与输入电压的关系，将结果由编码逻辑输出，在每次转换中，数字码代表最接近输入电压的参考电压，而逐渐逼近式比较器的转换器则利用一个数/模转换器以尝试错误逼近输入方法来产生数字输出码。图1A为快闪式转换器，其输出码通常是二进制码，由编码逻辑30所建立，提供n比特分辨率来表示输入信号。这种架构通常需要2ⁿ个参考电压10以及2ⁿ个比较器20。当这种形式的比较器分辨率越高时(输出的比特数目增加)，设计就会变得极为复杂。

图1B为逐渐逼近式模/数转换器，模拟输入信号Vin输入至取样与保持线路50，而取样的输入信号55为比较器60的输入。数据编码器70设定输出字组90a…90d的最大有效比特90d为逻辑1，而其他的比特90a，90b，90c为逻辑0。数/模转换器80的输出信号85，代表数/模转换器80的电压范围中间点电压。如果数/模转换器80的输出电压85大于取样的模拟信号55，则比较器60的输出变成逻辑0，而时钟信号不会被与门65所阻隔。数据编码器70则设定最大有效比特90d为逻辑0，下一个最大有效比特90c为逻辑1。数/模转换器80的输出85的输出电压为数/模转换器80电压范围的1/4。比较器60再比较数/模转换器的输出85与取样的模拟输入信号55。如果数/模转换器80的输出电压85小于取样的模拟输入信号，比较器60将产生输出逻辑1。与门65将使时钟信号无法通过，而下一个最大有效比特90c将维持为逻辑1，而下一个最小有效比特则设为逻辑1。

这种尝试并设定输出比特90a，...，90d的过程将进行直到所有的比特都已经决定，能代表取样的输入信号大小。只有当过程完成时，输出比特90a，...，90d才需要被输出线路检查。逐渐逼近式模/数转换器需要不同的取样与保持线路，而一个复杂的数/模转换器，产生错误的可能性提高。

为了要简化快闪式模/数转换器的设计，已知有两种技术可以运用。这两种多级转换的技术都可以用来完成模/数的转换。在第一种技术里，如美国专利No.5302869(Hosotani等人)，美国专利NO.5389929(Nayebi等人)，美国专利NO.5353027(Vorenkamp等人)，美国专利NO.5369309(Bacrania等人)，美国专利No.5387914(Mangelsdof)所示，第一级为快闪式模/数转换器的粗略分辨率；而具有数/模转换器的第二级则调整电压比较器的参考电压来完成分辨率更佳的转换。这两种转换的结果再被编码成数字输出字节，来代表模拟输入电压的大小。在第二种技术里，如美国专利NO.5291198(Dingwall等人)，美国专利NO.5223836(Komatsu)，美国专利NO.5400029(Kobayashi)，美国专利NO.4733217(Dingwall)，美国专利No.5349354(Ho等人)所示，这种使用多个转换级的技术，是利用决定逻辑根据前一次比较级的结果，将参考电压适当的切换到每一级。

以第二种多级转换的技术为例。请参考图2，它是美国专利No.4903028(FuKashima)的电路图，它先产生一组电压源，由V RB(最低值)逐渐增加至V RET(最高值)，以建立电压输入(Vin)的转换范围。一组粗略范围比较器2连接至输入电压以及一组参考电压在分开的区间所建立的Vin的1a，1b粗略范围。粗略分域比较器5的输出为控制逻辑与开关单元3的输入，它可以将一组细微分域比较器4连接至适当的参考电压的分域范围1。这组参考电压1a被分成更细微的增量，以建立转换Vin成为数字输出D0，D1，D2...，Dn的最大分辨率。当Vin变化时，输出码的值或粗略分域比较器5的输出码也跟着改变，而且控制逻辑与开关单元3也移动细微分域比较器4至下一个分域范围(从1a至1b)。