[发明专利]乘法电路

说明书

本发明涉及一种乘法电路，特别涉及一种用于一同执行模拟输入和数字输入的直接倍乘的乘法电路。

本发明的受让人在编号为06-195483的日本专利出版物中提出一种乘法电路，以用数字乘数倍乘模拟输入电压。在该乘法器中，输入电压与多个并联电容组成的电容耦合连接，这些并联电容通过开关有选择地与输入电压连接，以用于加权输入电压。在该电容耦合的输出侧，连接了两级反相放大部分，其中反馈电容与串联MOS反相器连接，并且保证了输出的线性特性。

然而，这种乘法电路存在问题，即当安排大乘数时，需要很大的电容容量，并且因为只是用电容耦合的多个电容来执行加权，所以电路面积变得很大。

同样对一台使用上述乘法电路的计算机来说，存在这样情况，即当运算法复杂时，输入范围和输出范围的协调被破坏，因此必须可靠地调节该范围。在编号为06-232650的日本专利出版物中，本申请人提出一种定标电路，用于调节输入和输出范围，以作为乘法电路的一个应用电路。

在所提出的电路中，输入电压Vin通过开关SWC1与电容耦合CP1连接，其输出如图6示输入到反相放大部分INV1。INV1的输出输入到一组并联反馈电容CF1，它们的输出通过开关电路SWC2连接到INV1的输入侧。开关电路SWC1把CP1的电容C1至C4连接到Vin或参考电压，并且开关电路SWC2把CF1的电容C5至C8或参考电压连接到INV1的输出端。在这种结构中，当由开关SWC1连接到Vin的总电容容量(在下文，称作“有效合成电容量”)用∑C1i表示，以及CP2的有效合成电容量用∑C2i表示时，INV1的输出V′可以用式(1)表示。 V ′ = - Vin · ΣC 1 i ΣC 2 i - - - - ( 1 ) ]]>

INV1的输出端通过开关电路SWC3和电容耦合CP2(由C9、C10、C11和C12组成)与类似的反相放大部分INV2连接，INV2的输入端通过反馈电容组CP2和开关电路SWC4连接到其输出端。用V′表示INV1的输出，则INV2的输出Vout可以如上述那样相同方式表示为式(2)。 Vout = - V ′ · ΣC 3 i ΣC 4 i - - - - ( 2 ) ]]>输出电平由式(1)和(2)的这些加权控制。

通过设置SWC2至SWC4，以便CP2、CP3和CP4的有效合成电容量相同，并且通过设置(C1+C2+C3+C4)等于(C9+C10+C11+C12)，则偏移电压被抵消。

定标电路的乘数按照电容容量限定。因为是在大规模集成电路上通过连接多个单元电容来构成一个电容，因此，为了实现大乘数就需要大量的单元电容，所以存在电路面积变得很大的问题。当输入偏移电压与参考电压之间有差值时，则产生一个大的偏移成分，并且使电路的性能变坏，因此，必须通过精细调节电容容量来控制输出的偏移成分。

本发明的目的是解决上述常规问题，并且以更少的单元电容提供一种乘法电路，并且因此能减小电路面积。