[发明专利]网络上的指标调整抖动消除装置和方法

说明书

本发明涉及网络同步结构中的指标调整抖动的消除装置和方法。更确切地说，本发明涉及一种使用相位跳跃(phase hopping)的技术来降低指标调整抖动的方法。

在同步数字体系(SDH)的光纤传输系统中，由于指标调整导致时钟脉冲抖动一直是一个很严重的技术问题。而其困难则是由于指标调整抖动为低频而且具有大量的相位跳动(例如在STM-1的帧结构中具有24比特相位跳动)的特性。这样的相位变化将无法单纯利用后级的锁相环来处理，即使加上了动态比特泄放率缓冲器(dyna-mic bit leaking rate buffer)也无法得到满意的结果。如果不能将抖动适当的降低，将使抖动进一步扩散而导致缓冲器的错误或数据错误，甚至造成同步的失误而使得系统失败。

SDH的国际标准是以155．52MHz的同步传输模块层1(STM-1)为基本的帧速率，一个STM帧包含2430个比特组，一个STM帧可视为由三个同步传输层1(STS-1)以比特组连接的方式所构成。帧内的比特组包括所谓的开销(overhead)与有效负载(payload)，根据SDH标准的帧结构，STM-1的信号可以由网络上的几个不同类型的较低速的传输信号组成。而传送与接收信号间的频率与相位差将由指标调整装置来处理。利用指标调整装置，SDH标准可以使用现有的准同步网络的信号传输。

因此指标调整将使在不同网络上有不同的相位差及频率的传输与接收信号，在使用多路复用器接口时不需要整帧的缓冲器就可以组成相同的帧。然而在指标调整的过程中，由于各种网络的杂音信号、时序的差异、不同的时钟脉冲等因素，将导致相当大的抖动(jitter)。而这些抖动必须降低到可以接受的程度。

开销中的指标是用来表示一个帧的起始地址。当在接收端由接收信号收到一个具有频移及相位差的时钟脉冲后，将使用指标调整来调整帧的起始地址。如果网络端的STM-1的局部时钟脉冲落后于同步的有效负载信号的时钟脉冲，当相位差大于设定的临界值时，将产生一个负向的指标调整。一个负向的指标调整表示帧的起始地址将利用STM-1中的段开销来减少24比特。相反的，如果网络端的STM-1的局部时钟脉冲领先于同步的有效负载信号时钟脉冲时，当相位差大于设定的临界值时将产生一个负向的指标调整。一个负向的指标调整表示帧的起始地址将增加24比特。利用这样流动的方式来调整两个时钟脉冲的频率位移。

图1为上述的指标调整机构和由其所产生的相位与STM-1时钟脉冲的比较图，直线为原先的时钟脉冲。正斜率的直线代表有效负载信号的时钟脉冲领先于STM-1的时钟脉冲。阶梯形的线段是网络端所提取的传输信号的时钟脉冲，当指标调整发生时，阶梯高度为24比特。由于指标调整的频率很低，因此很难用模拟电路设计极低频宽的锁相环来降低指标调整抖动。同时，若使用全数字锁相环设计时，通常需要高频的振荡器来设计STM-1速率的数字控制振荡器，因此，如何有效地降低指标调整抖动就成为SDH／SONET系统上的主要问题之一。

为了降低指标调整抖动，一般的解同步器包括两个阶段。第一阶段利用比特泄漏的方式将24比特的抖动打散，第二阶段再利用锁相环滤波。其中比特泄漏的方法可以是固定或动态方式。固定方式的比特泄漏以一定的速度泄漏指标调整抖动，它必须以系统的最差状况为准来泄漏指标调整抖动。而动态比特泄漏则以指标调整的发生频率来调整泄漏速度。缓冲器的读／写脉冲的相位差在附加噪音信号后经过滤波器滤波，再送到控制电路。控制电路在输入超过某个临界值时将被启动而释放出一个比特。无论是固定的或动态的比特泄漏方式都难以安全达到理想地降低指标调整抖动。

Sari等人在IEEE Transaction of Communication Vol．42，No．12，1994年12月的“Cancellation of Pointer Adjustment Jitt-er in SDH Network”的文章中发表了利用特殊的序列来调整指标调整抖动到较高频率，以便以锁相环降低指标调整抖动的方法。在正常模式(normal mode)时，即时钟脉冲准确度优于10的负10次方，抖动可以降低到可接受的程度。但在衰减模式(degrade mode)时，即时钟脉冲准确度约为几个ppm，将有明显的抖动出现在锁相环的输出端，文章的结果显示抖动将与频率的位移量成正比。在最坏的状况下系统将出现±20ppm的频移，以Sari所提的方法将无法避免大量的抖动。此外，每个调制的序列代表一个固定的泄漏速率，在设计动态方式时必须准备许多不同的序列而增加设计的成本，同时限制了泄漏速率的控制灵活性。