[发明专利]解/编码器,带编/解码器的重放装置和带编码器的记录装置

权利要求书

1.一种解码器电路包括：

信号处理装置，用于根据与记录介质的操作同步的第一时钟(PLCK)，对从记录介质读出的数据执行预定的信号处理；

存储装置，用于暂时存储由所述信号处理装置处理的数据；所述信号处理数据被写入所述存储装置，而该已存储在所述存储装置的数据根据对应于稳定时钟的第二时钟(MCK)被读出；

其中，从所述记录介质重放的数据提取所述第一时钟；写控制装置，用于根据所述第一时钟写入所述存储装置；和

读控制装置相应于第二时钟读出；

所述解码器电路还包括用于扩展信号处理数据的第二信号处理装置；并且

所述第二信号处理装置根据所述稳定时钟而被控制。

2.如权利要求1所述的解码器电路，其特征是，

所述信号处理装置还包括用于纠错的第二存储装置；和

通常与所述第二存储装置一起使用的所述的第一存储装置。

3.如权利要求2所述的解码器电路，其特征是，

所述第二存储装置数据的读出/写入操作是由所述控制装置根据从所述第一时钟发生装置产生的第一时钟(PLCK)控制的。

4.一种包括如权利要求1所述的解码器电路的重放装置，还具有：

重放装置，用于从记录介质读出数据；

第一时钟发生装置，用于从所述的记录介质重放的数据提取与所述的记录介质的驱动同步的时钟，由此产生第一时钟；

第二时钟发生装置，用于产生所述稳定的时钟；和

控制装置，用于根据从所述第一时钟发生装置产生的第一时钟控制所述信号处理装置和所述写控制装置，并还用于根据从所述的第二时钟发生装置产生的稳定时钟控制所述的读控制装置。

5.如权利要求4所述的重放装置，其特征是，

所述信号处理装置还包括用于纠错的第二存储装置；和

通常与所述的第二存储装置一起使用的所述的第一存储装置。

6.如权利要求5所述的重放装置，其特征是，

所述的第二存储装置数据读出/写入操作由所述的控制装置根据从所述的第一时钟发生装置产生的第一时钟控制。

7.如权利要求4所述的重放装置，其特征在于：

用于从记录介质读出数据的重放装置包括一个重放头；

用于对由所述重放头读出的数据执行预定的信号处理的信号处理装置包括信号处理器；

用于暂时存储由所述信号处理装置处理的数据的存储装置包括一个存储器；

用于控制所述信号处理的数据写入所述存储器的写入操作的写控制装置包括一个写入操作控制器；

用于控制从数据暂时存入所述存储器中的读出操作的读控制装置包括一个读出操作控制器；

用于从所述的记录介质重放的数据提取与所述的记录介质驱动同步的时钟，由此产生第一时钟的第一时钟发生装置包括第一时钟发生器；

用于产生稳定的时钟的第二时钟发生装置包括第二时钟发生器；和

控制装置，包括一个控制器，用于根据从所述第一时钟发生器所产生的第一时钟控制所述信号处理器和所述写入操作控制器，并用于根据从所述的第二时钟发生器产生的稳定时钟控制所述的读出操作控制器。

8.一种编码器电路包括：

存储装置，用于在其中暂时存储输入的数据；

写控制装置，用于根据相应于稳定时钟的第二时钟把所述输入数据写入所述存储装置；

读控制装置，用于根据与记录介质的驱动同步的第一时钟读出存储在所述存储装置中的数据，且从所述记录介质重放的数据中提取所述第二时钟；和

信号处理装置，用于对根据所述第二时钟，由所述读控制装置读出的数据执行预定的信号处理，以及

第二信号处理装置，用于压缩输入数据；

根据所述稳定时钟控制所述第二信号处理装置。

9.如权利要求8所述的编码器电路，其特征是，

所述的信号处理装置还包括用于纠错的第二存储装置；和

通常与所述第二存储装置一起使用的所述第一存储装置。

10.如权利要求9所述的编码器电路，其特征是，

所述第二存储装置数据读出/写入操作入是根据从所述第二时钟发生装置产生的第二时钟由所述控制装置控制的。