[发明专利]用于半导体存贮器件的传感放大器

说明书

本发明涉及传感放大器，它传感并放大存贮在半导体存贮器件存贮单元中的数据的电压电平，具体讲，涉及具有宽输入范围的传感放大器，该放大器用于具有能存贮各种电平的数据及双逻辑数据的存贮单元的非易失性半导体存贮器中。本申请是基于韩国专利申请No.12691/1995的，它在此引作参考。

随着制造工艺的进展，半导体存贮器件以各种方式得到了开发。其中一项开发便是在实现高密度存贮单元和器件高速运行的同时不断在此领域试验开发最佳的传感方式。现已开发出各种类型的用于对从联在位线上的存贮单元中读出的数据的电压电平传感和放大的传感放大器。

其中一种传统的传感放大器，是在当输入信号的电压电平高于设置在传感放大器输入端的N沟道晶体管中阈值电压电平的情况下，才能够执行传感操作。因而在输入信号的电平低于N沟道晶体管的阈值电压电平时，传感放大器就不能工作。此外，当约为电源电压电平的高电平输入信号加到传感放大器的输入端时，负载晶体管(通常为P沟道晶体管)和输入晶体管(通常为N沟道晶体管)同时流过大电流，这样，高电平输入信号的输出电平就无法达到电源电压电平，而仅能达到电源电压电平的70％-80％。因此，存在用于传感放大器输入端的电压增益不足的问题。特别是，当在能于单一存贮单元中存贮多个位的多电平存贮器件中采用传统的传感放大器后，由于存贮单元的工作范围受到传感放大器传感的输入范围的限制，存在存贮单元中的各电平之间的电压允许范围相应地降低。

如图1所示，提供每个仅适用于相应的输入范围的单独的传感放大器，以此来解决在传统的传感放大器中所提出的问题。但是，这将使传感放大器的存贮器件中所占的区域尺寸增加，因而不能得到高密度存贮器件。为了更好地理解本发明，参照图1来讨论传统的传感放大器的电路结构。

图1为传统的传感放大器的电路图，该放大器用于在单一存贮单元中存有多个位的只读存贮(ROM)器件中。具有诸如REF1、REF2和REF3的不同电平的参考电压分别加到传感放大器33、32和31的非反相输入端(+)上，该传感放大器包括在传感放大电路30中，由存贮单元阵列和上拉电路20所决定的作为公共输入信号的位线电压VB加到其各反相输入端(-)上。通过将位线电压VB与参考电压REF3、REF2和REF1的每一个进行比较使传感放大器31、32和33同时执行传感操作。这些传感放大器的输出分别通过编码逻辑序列40和输入/输出端50和51形成最高有效位(MSB)和最低有效位(LSB)。

如图1所示，传统传感放大器应包括用于传感多电平数据的一个或多个传感放大器和编码逻辑。因此，当在半导体集成电路的单一芯片中实现传感放大器时，传感放大器所占的尺寸可能很庞大。此外，当将传感放大器用于具有诸如每个位线或几个位线就需要一个传感放大器的NAND型快速EEPROM(电可擦除及可编程只读存贮器)的分页结构的非易失性半导体存贮器件中时，芯片尺寸的减小就不可能。

因此，本发明的目的在于提供一种改进的无上述问题的传感放大器。

本发明的另一目的在于提供一种传感放大器，这种放大器能对具有在地电位与电源电压间的任何电平值的数据输入信号执行传感操作。

本发明的再一目的在于提供一种传感放大器，这种放大器能用单一传感放大器执行一系列不同电平数据的传感操作，从而减少所占面积，并适用于具有分页结构的半导体存贮器件。

本发明再另一目的在于提供一种传感放大器，这种放大器中输出电压的逻辑“低”电平约为地电平，逻辑“高”电平约为电源电压电平。

根据本发明的一个方面，具有响应于多种输入电平信号的多个输出端的传感放大器包括用于根据所述的输入电位对所述输出端充电的装置；第一导通装置，用于根据所述的输入电位使所述输出端上的电压电平生效；第二导通装置，用于根据所述输入电位使所述输出端上的电压电平生效；和联在所述输出端与地电位之间，并响应于所述第一导通装置而导通的装置。

根据本发明的另一方面，具有一对输出端子和一对上拉晶体管的传感放大器包括一个下拉节点；联在所述输出端和所述下拉节点之间且其栅极跨接到所述输出端的第一对晶体管；联在所述输出端和所述下拉节点之间并具有耦合在输入电位上的栅极的第二对晶体管；和联在所述输出端与所述下拉节点之间并具有耦合到参考电位上的栅极的第三对晶体管。

图1为电路图，示出具有编码逻辑的传统传感放大器；

图2为电路图，示出根据本发明原理构造的传感放大器的电路结构；

图3A-3C为波形图，示出在图2所示传感放大器的工作中输入/输出电压电平的电压对时间的关系。