[发明专利]高集成存贮单元及其制造方法

权利要求书

1、一种DRAM单元，包括：

一输入/输出位线；

一由写入控制信号激活的第一字线；

一由读出控制信号激活的第二字线；

一第一晶体管，具有连接到所述输入/输出位线上的第一端、第二端，并具有连接到所述第一字线上的栅极，用于响应所述写入控制信号把所述第一端耦合到所述第二端上；和

一第二晶体管，具有连接到所述第二字线上的栅极和连接到一个基准电压端上的第一端，连接到所述输入/输出位线上的第二端，并具有一连接到所述第一晶体管所述第二端上的浮动栅极，用于响应所述的读出控制信号将所述第一端耦合到所述第二端上，其中，所述输入/输出位线的电压电平被传送给所述的浮动栅极，

其中，所述第一晶体管在写入操作期间改变所述第二晶体管的阀值电压并在读出操作期间截止，并且，所述第二晶体管在所述读出操作期间将所述基准电压端的电压电平传送给所述输入/输出位线并在所述的写入操作期间截止，

其中，所述的DRAM单元还包括一个置于所述第一晶体管的所述第二端和所述第二晶体管的所述浮动栅极之间的电容器。

2、如权利要求1所述的DRAM单元，其中，所述输入/输出位线和另一相邻DRAM单元相连。

3、如权利要求1所述的DRAM单元，其中，当所述第一晶体管截止时，所述第二晶体管的所述阀值电压约为3.0V，而当所述第一晶体管导通时，约为1.0V。

4、如权利要求3所述的DRAM单元，其中，所述第二字线被加有2.0V的电压。

5、一种DRAM单元，包括：

一输入/输出位线；

一被加有正或负电压的字线；

一第一晶体管，具有一个连接到所述输入/输出位线上的第一端和一个第二端，并具有连接到所述字线上的一公共栅极，用于当一正电压被施加到所述字线上时将所述第一端耦合到所述第二端上；和

一第二晶体管，具有一个连接到一基准电压端上的第一端和一个连接到所述输入/输出位线上的第二端，  并具有一个连接到所述第一晶体管所述第二端上的浮动栅极，用于当所述负电压被加到所述字线上时将所述第一端耦合到所述第二端，

其中，所述输入/输出位线的电压电平被传送给所述浮动栅极。

其中，利用所述公共栅极通过所述字线使所述第二晶体管导通，

其中，所述第一晶体管在写入操作期间改变所述第二晶体管的阀值电压并在读出操作期间截止，并且所述第二晶体管在所述读出操作期间将所述基准电压端的电压电平传送给所述输入/输出位线并在所述的写入操作期间截止，

其中，所述DRAM单元还包括一个设置在所述第一晶体管的所述第二端和所述第二晶体管的所述浮动栅极之间的电容器。

6、如权利要求5所述的DRAM单元，其中，所述输入/输出位线与另一相邻的DRAM单元相连。

7、如权利要求5所述的DRAM单元，其中，当0V电压被施加给所述字线时，所述第一和第二晶体管截止。

8、如权利要求5所述的DRAM单元，其中，所述的正电压是2.5V。

9、如权利要求5所述的DRAM单元，其中，所述的负电压是-2.5V。

10、如权利要求5所述的DRAM单元，其中，所述第一晶体管是一个NMOS晶体管，所述第二晶体管是一个PMOS晶体管。

11、如权利要求10所述的DRAM单元，其中，所述PMOS晶体管是一个薄膜晶体管。