[发明专利]一种高速多路复接器及其实现方法

权利要求书

1、一种高速多路复接器，其特征在于，由A、B、C三输入数据缓存器、导头数据缓存器、填充数据产生电路、输出数据处理电路、复接控制电路七部分构成，其中，A、B、C三输入数据缓存器、导头数据缓存器和填充数据产生电路的数据出口经内部8位数据总线相连，并经此8位数据总线接至数据输出处理电路，复接控制电路分别与其它六部分电路相连，产生控制信号控制复接过程。

2、一种高速多路复接器的实现方法，其特征在于，通过硬件逻辑和微计算机的控制将二路串行高速数据和一路经过1553B总线接口输入的中低速数据流按照国际空间数据系统咨询委员会(CCSDS)的标准，运用分包遥测和虚拟信道的概念异步复接成为一串行数据流，其输出数据速率可达8.448Mbps，每路串行输入数据最高速率可达7.2Mbps，1553口输入速率可达200Kbps，在不超过最高允许速率的条件下，对输入数据速率的变化有自适应性。

3、根据权利要求2所述的高速多路复接器实现方法，其特征在于，串行数据输入接口是采用外时钟驱动，经串/并转换由外时钟经8分频后得到的脉冲自动将数据存入先进先出(FIFO)存储器中的缓存方式。

4、根据权利要求2所述的高速多路复接器实现方法，其特征在于，复接器设一MIL-STD-1553B总线数据接口，由专用接口芯片接收经1553B总线输入的数据，并在接口芯片中缓存输入的数据，当输入的数据恰好构成一个数据包时，再由CPU控制将整个数据包移到由FIFO存储器构成的缓存器中。

5、根据权利要求1所述的高速多路复接器，其特征在于，其输出处理电路完全由硬件逻辑电路完成同步码产生、伪随机码产生、伪随机码与虚拟信道数据单元(VCDU)的数据逐位异或运算、以及同步码数流与VCDU数据的切换。

6、根据权利要求5所述的高速多路复接器，其特征在于，其伪随机码的产生是采用一个8位的移位寄存器经适当反馈电路构成，其状态的初始化是利用切换其串行输入端实现，在同步码输出期间将移位寄存器的串行输入端置高电平，经时钟脉冲将移位寄存器全部置″1″，从而实现初始化。

7、根据权利要求2所述的高速多路复接器实现方法，其特征在于，其复接过程的控制是采用硬件产生的控制脉冲与用微机软件程序相结合的方式，硬件脉冲与软件控制之间严格的时序配合是通过由硬件在适当时刻产生脉冲引起CPU中断，从而启动中断服务程序而实现的。

8、根据权利要求1所述的高速多路复接器，其特征在于，八种时序复接控制电路要求非常准确的复杂的控制信号，是利用PROM预先将其波型存储起来，然后用内部时钟驱动同步计数器，产生PROM的地址从而将所存的控制波型的信号自动连续输出而实现的。

9、根据权利要求1所述的高速多路复接器，其特征在于，输入数据存储器的容量选用VCDU长度的4倍，其控制策略是利用CPU通过检查每个缓存器的半满信号，从而决定下次应释放哪个缓存器的数据，并制作该信道的导头数据存入导头数据缓存器而实现的，每次从缓存器读出的数据不大于缓存器容量的1/4，从而保证了既不会将缓存器读空引起输出数据中断也不会造成缓存器的溢出。