[发明专利]具有波纹形电极的叠层电容器

说明书

本发明涉及一种半导体器件及其制作方法。

多种多样的半导体器件已被用于集成电路和大规模集成(LSI)电路中，在用作其它用途的半导体器件中，动态随机存储器(以下简称DRAM)是本领域中为人所熟知的随机读写存储器，DRAM的工作体现在各存贮单元上，每个存贮单元都是由单一传导晶体管和单一电容器共同构成。在这种结构中，DRAM的每个存贮单元都具有简单的结构并适宜于半导体器件的高度集成。

有关DRAM的这种存贮单元的最新技术进展倾向于采用具有三维结构的电容器，以便于在更高的密度对DRAM进行集成。这是因为电容器的这种三维结构使电容器占用的面积减小，并使电容器的结构更精细。总之，具有三维结构的这种电容器可以被称之为三维电容器，它具有一个下置电极、一个上置电极以及一个置于下置电极和上置电极之间的绝缘介质薄膜。下置电极和上置电极可以被笼统地分别称作第一电极和第二电极，而所述绝缘介质薄膜则可被称为电容绝缘薄膜。此外，下置或第一电极还常被称作存贮电极。

同时，三维电容器还应具有比预定电容更大的电容，以保证DRAM工作的稳定性和可靠性，在此情况下，人们已在考虑增大包含于三维电容器中的下置或第一电极的表面面积。

其中，值得一提的是，三维电容器被分类成两种，即沟槽型电容器和叠层型电容器，它们被分别简称作沟槽电容器和叠层电容器。虽然沟槽电容器和叠层电容器均各有优缺点，但在抗其它电路产生的噪声和α射线的特性以及小电容下的工作稳定性方面，叠层电容器优于沟槽电容器。因此，对于要求设计标准在0.15微米左右的1Gb DRAM，人们期望叠层电容器比沟槽电容器有效。

针对这种叠层电容器，最近人们提出了许多有关鳍式结构和圆柱结构的设计。

例如号码为Hei 5-82750，即82，750/1993的尚未进行实质审查的日本专利文献公开一种鳍结构的叠层电容器，此项内容将被称作第一项参考技术。在它所公开的叠层电容器中，下置或第一电极的形状被做成具有一组彼此隔离开来的鳍的鳍结构。这组鳍连接于一个与半导体衬底相接触的基干，并在半导体衬底上方沿水平方向从基干伸展出去，鳍与鳍之间留有空隙。换言之，所述的叠层电容器的下置电极从剖面看，就象一棵树，它有树干和从树干伸展开来的一组树枝。

这种叠层电容器的缺点是，它的鳍或枝在厚度变薄的时候机械强度变弱，因而下垂或变形。

此外，号码为Hei4-264,767，即264767/1992的尚未进行实质审查的日本专利文献提供了一种圆柱结构的叠层电容器，或可将其称为第二项参考技术。在此第二项参考技术所提供的叠层电容器中，下置电极具有一个多圆柱结构，它由一组直立的圆柱组成，这些圆柱直立在半导体衬底上成同轴关系并且每两个相邻的直立圆柱之间留有空隙。这种多圆柱结构看似一组立于半导体衬底上的同轴的墙，并且每两个相邻的墙之间留有空隙。

在这种情况下，最好每个圆柱或墙的厚度都很薄，从而能够获得高集成度和大电容，但是这种薄墙壁的机械强度将变弱，并且还得为之开发出一种新材料，既很轻，又有良好的覆盖台阶状结构的特性。在这些情况下，要想由增加圆柱以获得更大电容也会受到限制。

在中间过渡阶段，随着DRAM的存储容量的提高，单个存储单元的平展面积变窄。但是，即使是在存贮容量提高的时候，每个电容器的电容也应保持基本不变，以防止由于α射线辐射而造成的软错误。考虑到这种情况，在采用第一项参考技术的鳍结构时，叠层电容器应会变得更高。这将导致存储单元的阵列部分和周边部分的高度差异增大，由而引起光刻工艺中的分辨率下降以及连线的断线或短路。

本发明的第一个目的是提供一种具有叠层结构，并具有好的机械强度的电容器。

本发明的第二个目的是提供一种具有上述类型并可以容易地用厚度很薄的薄膜制成的电容器。

本发明的第三个目的是提供一种包含上述电容器的半导体器件。

本发明的第四个目的是提供一种制作上述电容器和半导体器件的方法。

作为本发明的第一项内容，一种电容器包括第一电极、与第一电极相对的第二电极以及置于第一电极和第二电极之间的绝缘介质薄膜。第一电极包含一个从剖面看由一系列折迭部分分段组成的波纹形电极。所述波纹形电极是由成份为导电材料的波纹形的墙壁来界定的，所述波纹形的墙壁包括一系列折迭的部分并且包围着一个空区。