[发明专利]触发器电路

说明书

本发明总的来说涉及触发器型的逻辑电路。更具体地说本发明涉及根据输入信号的任何逻辑变化而转换的触发器电路的结构，为了对下一次变化预先作出安排，每次转换之后都需要进行复位。

本发明可以有利地用于这样一种单片集成电路，在该集成电路中存在一个或几个信号的任何逻辑变化(从0到1和从1到0)之后都提供一个脉冲的问题，这一应用需要在每次转换之后都进行复位，并且利用集成电路上的最小区域。

具有这种功能的标准电路在本技术领域内是未知的，因此为了得到所要求的结果，一般采用两个带有复位端的D型FFD触发器(图1)，其中每个D型FFD触发器由24个晶体管构成。这一结构的逻辑电路图示于图1，同时FFE触发器的电路图示于图2。

如图所示，输入信号IN(该信号的转换是需要检测的)被加到两个D型FFD触发器的时钟输入端CP。输入信号IN通过一个逻辑非门INV反相，加到其中一个FFD触发器上。两个FFD触发器的数据输入端D与高逻辑值(电源电压V+)相连。FFD触发器的两个输出端Q以或的关系相连，以便提供电路的输出信号OUT。该电路进一步提供了一个复位输入信号RST，它与FFD触发器的两个复位输入端CD并联，其方式为在检测到输入信号IN变化之后使得输出端Q以及电路的输出OUT复位。

D型FFD触发器(参照图2)对端子CP的输入信号的上升沿敏感，利用需要检测其转换的信号IN作为第一FFD触发器的端子CP上的时钟信号，以及相同的信号IN经反相后加到第二FFD触发器上，通过两个FFD触发器的输出端A和B的或连接能够检测其每个逻辑变化。

具体地说，如果转换信号的数目等于n，并且需要产生检测任何信号转换的一个脉冲，那么需要将所用的FFD触发器的数目乘以2n。这可以从图3中看到。应注意的是，如果需要检测n个输入信号IN1、IN2---INn，那么需要2n个FFD触发器。

在单个信号的情况下具有所述功能的常规电路(图1)由54个晶体管构成。各个信号的波形如图4所示，同时真值表如下所示：

    RST   IN   OUT    L    X    L    H  L-＞H    H    H  H-＞L    H

其中很自然地，L代表低逻辑电平或0，H代表高逻辑电平或1，X代表无关紧要。

为了将输出OUT置位在准备下一次转换的状态，在所述输入信号IN变化之后处于高逻辑电平的输出OUT必须通过外部提供的复位信号RST返回到低逻辑电平，否则由于输出OUT未改变其状态，将无视下一次转换。

因此，尽管现有技术的电路结构解决了实现所述功能的问题，但是仍有技术上的问题。事实上这些电路结构需要使用大量的晶体管，因而需要大量的集成电路的表面积，于是降低了集成度，增加了成本。

本发明的目的是提供一种触发器电路，它圆满地解决了上述所有的问题。

本发明的这一目的是通过这样一种根据一个输入信号的任何逻辑变化而转换输出信号的触发器型逻辑电路实现的，该电路的特征在于包括：

-具有接收所述信号的数据输入端的一个触发器，