[发明专利]具有电容器的半导体存储器件的制造方法

说明书

本发明涉及一种具有电容器的半导体存储器件(Semiconductor MemoryDevice)，特别是涉及一种动态随机存取存储器(DRAM)的一存储单元(Memory Cell)结构，其包含一转移晶体管(Transfer Transistor)和一树型(tree-type)存储电容器。

图1是一DRAM器件的一存储单元的电路示意图。如图所示，一个存储单元是由一转移晶体管T和一存储电容器C组成。转移晶体管T的源极是连接到一对应的位线BL，漏极连接到存储电容器C的一存储电极6(storageelectrode)，而栅极则连接到一对应的字线WL。存储电容器C的一相对电极8(opposed electrode)连接到一固定电压源，而在存储电极6和相对电极8之间则设置一介电膜层7。

在传统DRAM的存储容量少于1Mb时，在集成电路制作工艺中，主要是利用二维空间的电容器来实现，亦即泛称的平板型电容器(planartypecapacitor)。一平板型电容器需占用半导体基底的一相当大的面积来存储电荷，故并不适合应用于高度的集成化。高度集成化的DRAM，例如大于4Mb存储容量时，需要利用三维空间的电容器来实现，例如所谓的叠层型(stackedtype)或沟槽型(trench type)电容器。

与平板型电容器比较，叠层型或沟槽型电容器可以在存储单元的尺寸已进一步缩小的情况下，仍能获得相当大的电容量。虽然如此，当存储器件再进入更高度的集成化时，例如具有64Mb容量的DRAM，单纯的三维空间电容器结构已不再适用。

一种解决办法是利用所谓的鳍型(fin type)叠层电容器。鳍型叠层电容器相关的技术可参考Ema等人的论文“3-Dimensional Stacked Capacitor Cellfor 16M and 64M DRAMs”，Intemational Electron Devices Meeting，pp.592-595，Dec.1988。鳍型叠层电容器主要是其电极和介电膜层是由多个堆叠层，延伸成一水平鳍状结构，以便增加电极的表面积。DRAM的鳍型叠层电容器的相关美国专利可以参考第5，071，783号、第5，126，810号、第5，196，365号、以及第5，206，787号。

另一种解决方式是利用所谓的筒型(cylindrical type)叠层电容器。筒型叠层电容器的相关技术可参考Wakamiya等人的论文“Novel StackedCapacitor Cell for 64-Mb DRAM”，1989 Symposium on VLSI TechonlogyDigest of Technical Papers，pp.69-70。筒型叠层电容器主要是其电极和介电膜层延伸成一垂直筒状结构，以便增加电极的表面积。DRAM的筒型叠层电容器相关的美国专利可以参考第5，077，688号。

随着集成度的不断增加，DRAM存储单元的尺寸仍会再缩小。如本领域技术人员所知，存储单元尺寸的缩小，存储电容器的电容值也会减少。电容值的减少将导致因α射线入射所引起的软错误(soft error)机会增加。因此，本领域技术人员仍不断在寻找新的存储电容器结构及其制造方法，希望在存储电容器所占的平面尺寸被缩小的情况，仍能维持所要的电容值。

因此，本发明的一个主要目的就是提供一种具有电容器的半导体存储器件，其电容器具有一树状结构，以增加电容器的存储电极的表面积。