[发明专利]升压脉冲产生电路

说明书

本发明涉及一种半导体集成电路，更详细地说，涉及一种利用连接成二极管的MOS晶体管的阈值电压来设计升压脉冲产生电路的半导体集成电路。

近来，在诸如笔记本型个人计算机、蜂窝电话、个人手持电话等便携设备的广泛和迅速的普及的背景下，对低功耗型的半导体集成电路的需求日益增加。作为一种最常用的得到低功耗的方法是使半导体集成电路在低压电源下工作。但用低压电源来驱动半导体集成电路时会产生下述缺点：由MOS晶体管的阈值电压引起的电压降对电源电位的比值较大，故利用由MOS晶体管的阈值电压引起的电压降来进行电位调节是困难的，这一点严重地影响电路的设计。

图7是例如在日本实用型专利出版物61-166627中描述的一种通常的升压脉冲产生电路的电路图。

在图7中，将参考电位结点1连接到接地电位Vss，将参考电位结点3连接到电源电位Vcc。输出结点8是一个用于产生升压脉冲OUT的端子，输入结点14是一个用于接受图8(a)中示出的从高电平变化到低电平的输入信号的端子。在电源电位结点3和接地电位结点1之间连接一个包括P沟MOS晶体管17和N沟MOS晶体管18的反相电路2。将该反相器2的输入端13连接到输入结点14，将反相器2的输出端4通过一个电容器6连接到一个结点7。在电源电位结点3和该结点7之间连接一个二极管，在结点7和接地电位结点1之间连接另一个包括P沟MOS晶体管19和N沟MOS晶体管20的反相电路16。将该反相器16的输入端连接到输入结点14，将该反相器16的输出端连接到输出结点8。

以下参照图8的定时图来描述通常的升压脉冲产生电路工作的情况。当输入信号IN是高电平时，P MOS晶体管被17关断和N MOS晶体管18被接通，反相器2的输出是低电平。同样，由于P MOS晶体管19被关断和N MOS晶体管20被接通，将反相器16的输出保持在低电平。此时，从电源电位Vcc通过二极管5和晶体管18对电容器6充电，因而结点4的电压电位是零，结点7的电压电位V7是以下等式中示出的电压。V7＝Vcc-Vf＝Vcc-0.7其次，当输入信号IN从高电平变到低电平时，晶体管17被接通，晶体管18被关断，结点4的电压升到Vcc。其结果是结点7的电压电位V7如下述等式那样升高。

V7＝Vcc-Vf+Vcc＝2Vcc-Vf

同时，由于输入信号IN的变化，晶体管被19接通，晶体管20被关断，故结点7的电压转移到输出端8。因此，结点8的电压电位用下述等式来表示。

V8＝V7＝2Vcc-Vf

一般而言，把完成这样一种操作的电路称为升压脉冲产生电路。但是，当使用诸如1.5至2.0V的低压电源时，由于MOS晶体管的阈值电压1Vth1通常是0.7V左右，故MOS晶体管的电压降占据电源电压中一个很大的百分比，这就导致了低效率。

因而，在如以上所描述的通常的升压脉冲产生电路中，存在MOS晶体管的阈值电压1Vth1对于电源电压Vcc所占的百分比较大的问题，这个问题在使用低压电源进行工作时尤其严重，因此升压脉冲产生电路的性能很差。

本发明是为了解决上面讨论的问题而进行的，本发明的一个目的是提供一种关于具有良好性能的升压脉冲产生电路。电源电压、特别是用在低压电源工作中。

本发明的另一个目的是提供一种能迅速地产生预定电位的升压脉冲产生电路。

本发明的又一个目的是提供一种能增加由其驱动的电路中的工作容限的升压脉冲产生电路。

按照本发明的总的方面，一升压脉冲产生电路包括：一个连接在第一电位结点和第二电位结点之间的、接受一个输入信号的第一反相电路；通过一个连接成二极管的MOS晶体管连接在该第一电位结点和第二电位结点之间的并连接到一个输入端和一个输出端的第二反相电路；一个连接在第一反相电路的一个输出端和该二极管与第二反相电路的一个连接结点之间的电容器；其特征在于：将所述MOS晶体管的一个背栅极连接到其栅极上。

图1是应用本发明的DRAM的一个框图。

图2是示出按照本发明的、MOS晶体管的阈值电压关于背栅极和源极间的电压的特性的一个图。

图3是示出按照本发明的一个实施例的一种升压脉冲产生电路的一个电路图。

图4是示出按照本发明的V_BB产生电路的工作的一个定时图。

图5是示出按照本发明的升压脉冲产生电路的一个修正例的一个电路图。

图6是示出按照本发明的升压脉冲产生电路的工作的一个定时图。

图7是示出按照现有技术的一种升压脉冲产生电路的一个电路图。