[发明专利]含缓冲存储器的数据处理装置

说明书

本发明涉及含缓冲存储器的数据处理装置，目的是允许访问此存储器的电路以不同速率工作。本发明特别地应用于以包形式传输数字数据的系统，例如，诸如DVB(数字视频广播)的数字电视发送和接收系统。

数字电视接收器包括一个接收和解调部件和一个实际信息处理部件。接收部件输出的数据通常采用给定长度的二进制字的包形式。现在，当从接收部件传输数据包时信息处理部件没有必要以同样的速率处理数据包：处理速率可以比接收速率大的多。缓冲存储器置于两部件之间，这使接收部件的写操作和处理部件的读操作去耦，两部件中的每一个非同步地工作。

使缓冲存储器容量最小而具有相关的系统特性需要探索。

本发明的目的是提供一种含缓冲存储器的数据处理装置，该存储器在把长度为L的数据包写入所述缓冲存储器的第一电路与自所述缓冲存储器读取数据包的第二电路之间，特征包括：

用于所述缓冲存储器的写指针，

根据包起始检测将所述指针复位为零的装置，

缓冲存储器容量等于四舍五入为下一个整数的L/n，这里n是一个大于或等于2的整数。

根据特定实施例，将所述指针复位为零的装置包括把包起始同步字与接收到的数据比较的比较器。

根据特定实施例，如果在写入数据包至所述缓冲存储器的操作启动后指定的时间间隔内未启动从所述缓冲存储器的读操作，依照本发明的装置包括重新初始化第二电路的装置。

本发明的其他特征与优点，通过描述由附图表述的特殊非限定实施例来表达。

图1表示卫星数字电视接收器的框图；

图2示出根据实施例与数据包大小相关的存储器。

图1表示数字电视解码器的框图。该解码器有一个连接到低噪声频率转换器的调谐器1，低噪声频率转换器转换由抛物面天线接收的信号。调谐器能够获得基带调制信号，基带调制信号可由解调器/纠错器2解调和修正。根据本实例，纠错器为REED-SOLOMON型。在框2的输出端有数字信号。由这一信号传输的数据流包括称作传输包、具有188字节固定长度的数据包。包的结构在标准ISO/IEC13818-1至ISO/IEC13818-3中有描述，通常称视听(Video和Audio)MPEG II系统。例如，本文中考虑了例如显示不同包中数据域的类型与长度的MPEG II系统的附件F。

解调器和纠错器2向具有FIFO堆栈结构的同步存储器3写入。数据处理部件(标号4等)以其自己的步调从存储器读数据。信号分离器电路4具有滤波器用于对以包方式接收的某些类型预定数据的出现发出信令。数据类型，例如音频、视频、存取控制数据等，由识别字示踪并经滤波器与某些预定字比较。根据滤波结果，包或包段输送到合适的应用解码器上。

信号分离器4由微控制器5控制，微控制器一方面写到信号分离器的内部寄存器并管理一个特别包含可改编程的滤波器的RAM存储器6。信号分离器4依据待滤波的二进制字选址此RAM存储器，并由此读出滤波结果。这种滤波器在法国专利申请FR9502348中有详细描述。

应用解码器包括一个视频MPEG II解码器8和一个音频MPEG II解码器9，例如，它们是由SGS Thomson生产的集成电路实现的。用于芯片卡11的接口10也连接到信号分离器4上，信号分离器4传送与该卡特定地址有关的芯片卡接入控制管理数据，以及授权信息，由此信息该卡确定解除传输所需的控制字。接口10与卡11之间的通信协议符合标准ISO7186-3。“图文电视”还原电路12将以分离包形式从视频信号中的视频数据传输的图文电视数据还原。根据本实施例，“图文电视”电路是一种如在法国专利申请FR9408195中描述的电路。

信号分离器与应用解码器，芯片卡接口和“图文电视”电路共享RAM7的资源。缓冲器分配到不同的电路中。信号分离器将数据暂时储存在其中，这些数据随后由这些电路读出。

MPEG II系统传输包具有188字节长度。FIFO存储器3的容量选择取决于这一数值。因此，为了经济，人们寻找使用容量小于整个包大小的FIFO。

FIFO存储器3由一个写地址指针和读地址指针管理。当指针到达存储器的末端，它们自动复位为零。就本实施例而言，指针构成了存储器的3的一个整体部分。

根据以下约束来选择存储器的容量：当包的末端写在给定地址时，该地址与开始写入一个包的地址的距离应最大。这就能够使信号分离器4在由于写入下一包而擦除此存储器数据之前从该存储器中读出数据可用的时间最长。

根据本实施例，存储器的大小为63字节。它对应数据包大小的三分之一，如果包的大小被3除不能除尽，它四舍五入为最近的整数。