[发明专利]用于交换系统的时钟信号发生电路和方法

说明书

本发明涉及一种用于交换系统的时钟信号发生电路和方法。更确切地说涉及这样一种用于交换系统的时钟信号发生电路和方法，这种电路和方法在从最基本的(Significant)时钟信号到最末级的(the least significant)时钟信号的范围内，总能保持恒定的定时性并且维持冗余(redundancy)的同步。本申请是根据序号为35344/1995的韩国申请提出的，列入该申请可供参考。

为了防止损害在上述交换系统中需处理的声音和/或数据，交换系统的时钟信号发生电路通常具有一种冗余模块结构。在上述交换系统的冗余同步装置中，一个具有预定计数周期的计数器对该系统的锁相环(下文称为PLL)输出的最基本的时钟信号进行计数并产生频率较低的时钟信号。此外，为了当进行冗余转换时维持系统时钟的恒定的定时性，需要在各冗余模块之间接收/发送适当的信号，以便维持其间的同步。

在现有技术的交换系统中，冗余同步装置在各冗余的模块之间接收/发送两种信号。图1是现有技术的交换系统的时钟“音程”(tone)模块冗余同步装置的电路图。

关于在图1中所示的现有技术的时钟信号发生电路的工作情况，1A计数器22和1B计数器52(在各冗余模块之间)分别接收/发送对于每16个输入时钟信号的周期产生的输出rco，因此可以使高频频带的系统时钟同步。此外，在各冗余模块之间，它们接收/发送在3A计数器26和3B计数器56(作为低频计数器)中产生的信号FSX，因此，可以使其间的低频频带的系统时钟信号同步。

然而，现有技术的时钟信号发生电路需要在各冗余的模块之间按单独的方式对高频频带和低频频带的各自的系统时钟进行同步。在这种情况下，上述时钟脉冲发生电路具有的一个问题是，其不能在从最基本的时钟信号到最末级的时钟信号的范围内使在各冗余模块之间产生的具有恒定的定时性的时钟同步。

本发明的目的是提供一种用于交换系统的时钟信号发生电路和方法，其中各冗余时钟模块分别发送和接收使它们相互同步的单一信号，使输出的时钟在从最基本的时钟信号到最末级的时钟信号的范围内保持恒定的定时性。

为了获得这些和其它优点，根据本发明的宗旨，正如下面具体和充分介绍的，利用这样一种用于交换系统的时钟信号发生电路可以实现本发明，该交换系统由各冗余模块组成。每个模块包含：锁相环，用于接收由外部输出的网络同步参考信号，由该网络同步参考信号的最基本的时钟信号产生各时钟信号；一个时钟信号发生器，用于输入该最基本的时钟信号并进行计数，同时产生彼此不同频率的系统各时钟信号和帧脉冲信号；以及冗余同步器，用于输入该帧脉冲信号和对应模块的另外的帧脉冲信号，对两个脉冲信号进行延迟和NOR逻辑运算，产生一冗余同步信号，从而，利用从最基本的时钟信号到最末级的时钟信号的一个单一的信号就能恒定地维持冗余同步，因为该冗余同步信号是作为对应模块的时钟信号发生器的启动信号提供的。

此外，本发明可以利用这样一种用于交换系统的时钟信号发生方法来实现，该交换系统由各冗余模块组成。包含的步骤是：使由外部输出的网络同步信号相位同步，并由该网络同步参考信号的最基本的时钟信号产生各时钟信号，对该最基本的时钟信号进行计数，并产生彼此不同频率的系统各时钟信号和一帧脉冲信号；以及使该帧脉冲信号和对应模块的帧脉冲信号同步，对经同步的脉冲信号进行延迟和进行NOR逻辑运算，产生冗余同步信号，从而，利用从最基本的时钟信号到最末级的时钟信号的一个单一的信号就能恒定地维持冗余同步，因为该冗余同步信号是作为对应模块的时钟信号发生器的启动信号输入的。

通过结合附图参阅如下详细介绍，将会对本发明更完整地认识，使本发明的很多附带的优点更明显，更好地理解，其中相同的标号代表相同或相似的元件，其中：

图1是表示现有技术的交换系统的时钟-音程模块冗余同步装置的电路图；

图2是表示本发明的工作情况的时间关系图；

图3是表示根据本发明的用于交换系统的时钟信号发生电路的方块图；

图4是表示图3所示的时钟信号发生器的结构的详细方块图；

图5是表示图3所示的冗余同步器的结构的详细方块图。

应指出，在各附图中，将使用相同的标号标注相同的或具有相同功能的等效的元件。此外，在如下的介绍中，用数字表示的特定细节，例如包含电路和频率的具体的组成部分，提供用于更透彻地理解本发明。然而，很明显，对于本技术领域的熟练人员来说，可以不受这具体细节的限制实施本发明。在本发明中对于公知的功能和结构的详细介绍应避免多余，否则反使本发明的主题变得模糊不清。