[发明专利]信号插值器

说明书

本发明涉及用于获得两相邻信号采样间的中间值的信号插值器。这种插值器在通常工作在高速的解调器的定时恢复和数据采集系统中特别有用。

在每一解调器和数据采集系统中，为使数据在最佳的条件下得以检测，通常必须使采样时钟和输入的数据信号同步。实际上，所接收到的数据的比特率并不恰好是采样频率的约数(submultiple)，因此在采样时钟频率和接收数据速率的同步上就产生了问题。

为避免这一问题，通常的做法是使采样时钟频率随接收数据速率的变化而变化，从而纠正产生的任何同步误差。做为在接收机中通过改变采样时钟来调整时钟同步的机制，这一解决方法在一些情况下如对于低速数据是合适的。但对于某些系统这种方法不再起作用，因为采样频率的变化会在后续的数据识别过程中引起错误。例如在用于频率复用(frequency-multiplexed)异步信号的数字信号处理系统中或带后续信号处理的异步数字数据捕获系统中就有这样的情况。同样的情况出现在高速数据采集系统中，例如工作在2Mb/S以上。

在采样时钟必须与数据速率的变化互相独立的情况下，通常的做法是使用插值技术以获得两相邻采样间的中间值，通过数字信号处理增加采样率。

这样，接收定时的调整是基于输入的数据信号，而不是基于接收机的本地时钟，因为由这种方法得到的大量的非同步采样数据经由后续信号处理装置后，所得到的数值与如果采样时钟与输入数据信号同步所获得的信号采样相符合。

在数据采集系统中使用插值技术来进行定时恢复是众所周知的并得到了广泛的证明。1993年3月的IEEE Transactions on communications，V0l.41，No.3，杂志上第501-507页，Eloyed M.Gardner所写的“数字调制解调器中的插值—第一部分：基本原理”一文中，给出了在调制解调器中实现插值的一个例子。

但是，这种解决方法大大地增加了必须完成的处理的数目，并伴随着实现复杂度的增加和相应的功耗的增加，这使其不易于利用现有的超大规模集成电路工艺集成到电路中。

本发明提出了一个用于获得两相邻信号采样间的中间值的插值器，它包括：用于延时输入信号N次从而得到N+1个采样的延时装置；根据相应的信号采样值和时间间隔内的时间分段值，产生N+1个数字形式存贮的输出值的数据存贮装置；及将数据存贮装置的N+1个输出相加以产生最终插值的加法装置。

每一情况下对时间间隔分段而得的值决定了N+1个采样中的每一个对最终的插值的影响。

使用这种插值器的优点在于降低了要完成的处理的数目及其实现的复杂度，从而易于利用现有的超大规模集成电路工艺集成，并适用于通常工作于高速的解调器和数据采集系统。

本发明的完整的说明可由下面提供的基于附图的对优选实施方式的描述中获得，其中

图1显示了在采样时刻得到的一系列的数据信号的采样，从它们开始，数值通过插值技术在两相邻采样数值间获得，以及

图2示出了用于获得两相邻采样间的中间值的本发明的插值器的组成。

正如已经陈述的那样，在那些要改变采样频率而无法不防碍后续数据识别过程的系统中，接收同步调整用插值技术来完成。

图1说明通过在本优选实施方式中使用三阶插值多项式，可获得四个相邻的信号采样间的数据信号的值，每一采样X0，X1，X2，X3相对前一个而言都相差一个时间间隔，图中μ表示两相邻采样间的时间间隔之间划分为十六份后每一份的值。

假设{a_k}是三阶多项式函数的系数，则插值由下式给出。 X = Σ k = 0 3 a k t k ]]>

其中t^k是采样的时刻的值，在所讨论情况下，它等效于两相邻采样间时间间隔被划分的时间间隔分段值μ。