[发明专利]具有高输入/输出连接的半导体集成电路器件

说明书

本发明涉及一种半导体集成电路器件。更详细地说，本发明涉及一种半导体芯片的电极键合压焊区的排列以及一种在需要高输入和输出连接的集成电路器件中用于增强键合线可靠性的引线框的内部引线的结构。

半导体芯片必须具有连接部分，例如电极压焊区(也称作键合压焊区)，用于与外界(例如引线框引线)进行电互连。为了进行电连接，广泛应用导线键合技术，芯片电极压焊区和引线框内部引线通过诸如金或铝金属键合线进行连接。

在导线键合设计中重要参数包括导线直径，电极压焊区间距，引线间距以及电极压焊区在芯片有源表面的排列。键合线的直径影响最大导线跨度(即通过导线实现电连接的电极压焊区和内部引线之间的距离)。例如，如果导线具有1.25mil(＝0.00125英寸或者32微米)的直径，导线跨度的长度通常应用100-D规则，即125mil是通常设计的最大导线跨度。最大可能的导线跨度也依赖于电极压焊区和引线框底座(或管芯底座)的边缘之间的距离。在决定最大导线跨度中一个最主要的因素是键合线是否能够承受模材流动(moldingflow)的压力以防止相邻导线的电短路。在目前的半导体组装产业中，最大的导线跨度约从180至200mil。

压焊区间距和引线间距基本上由集成电路器件中所需的到外部器件的电通路的多少决定。因此电极压焊区以及内部引线的数量越多，压焊区间距和引线间距就越小。压焊区间距也依赖于诸如电极压焊区尺寸、在电极压焊区上形成的导线焊球的尺寸、导线键合头的细柱(capillary)和相邻导线焊球之间的距离以及细柱(capillary)和相邻键合线之间的距离的因素。目前，压焊区间距的最小尺寸大约从80至100微米，而由引线框制作工艺极限决定的最小引线间距大约从180至200微米。

图1A示出了适用于需要高I/O的半导体芯片的封装的常规引线框的局部平面图，而图1B是图1A的放大视图。半导体芯片10安装到引线框的管芯底座12，而管芯底座通过4个拐角拉杆14连接到引线框的侧杆17。因此拉杆用于支撑管芯底座。引线框的内部引线16通过键合线18电连接到芯片10的电极压焊区20。内部引线16沿径向向内扩展到芯片10的四周，而这种类型的引线框被应用于方形表面装配封装中，例如QFP(方形扁平封装)，PLCC(有引线塑料芯片载体)，CLCC(有引线陶瓷芯片载体)和类似结构。这些方形封装能够提供超过200个I/O连接，并且具有形如鸥翼或J形的外部引线用于表面装配，这种装配允许有比管脚直插装配方法更高的装配密度。内部引线16具有内部引线端线13，它不是平行于芯片10的边缘，而是在中心边缘区域处略微向外倾斜。通过这样做，比起平行内部引线结构，能够制成更多的内部引线。

应用于方形封装的半导体芯片具有许多电极压焊区20，以矩形的形式沿芯片有源表面的周围排列，以容纳非常高的I/O连接。然而，在方形表面装配封装中，用于连接形成于芯片拐角的电极压焊区和邻近拉杆的内部引线的拐角导线不可避免地具有非常长的导线跨度。例如，如果芯片10的尺寸是4675μm²，压焊区间距是常数75μm并使用208个管脚(或引线数目)的引线框，其中引线间距‘1p’是200μm，在中心区域导线跨度S2为182mil而拐角导线跨度S1为218mil。在导线键合工艺或模塑工艺过程中，这种长拐角导线会造成相邻拐角导线之间的电短路。特别是相邻导线之间的距离在接近电极压焊区时变得较小。在上述例子中，d1是97.6μm而d2是136.5μm，其中d1在距电极压焊区四分之一S1的位置处而d2在距电极压焊区二分之一S1的位置处。

位于门G两侧的拐角引线，由于熔化的塑料通过该门G注入并垂直流过长拐角线，经受相当大的力，因此导线摆动和邻近导线短路都易于发生。

为了避免这个问题，如图2所示现有工艺中半导体芯片10具有扩大的拐角电极压焊区22的压焊区间距。采用这种结构，例如在上面举例中的芯片和引线框采用120μm的拐角压焊区间距，导线距离d3和d4分别增加到119.6μm和151.2μm。然而，拐角压焊区间距的增加导致了较大的芯片尺寸。这是与现代半导体工艺小型化趋势背道而驰的，因此是不可取的。

作为现有工艺的另一个例子，美国专利号5,466,968公开了一种引线框，其内部引线以如图1所示的典型排列为准转90度排列。具有这种内部引线的结构，引线在接近引线框的拉杆处逐渐靠近IC芯片，这就允许拉杆附近的拐角引线缩短。