[发明专利]用于成组存取的半导体存储装置

说明书

本发明的技术领域

本发明涉及应用于成组存取的集成电路半导体存储器。

本发明的背景技术

半导体存储器经常用于需要将成组的信息从一个地址或外部设备传输至另一地址或外设去并以此作为临时存储地址的系统之中。这些存储器的任何限制都会影响系统在速度以及效率方面的性能。比如，采用先有技术存储器系统的信息入出量会在系统外设或其应用装置在从存储器中同时存取成组信息的过程中受到限制而大大减少。以具体的应用实施例对先有技术存储器结构进行讨论会有助于理解因存储器设计上的限制而使系统性能降低的原因。

图1表示迪尔等人的第4,541,075号美国专利披露的具体的存储器实施例，其中，存储器为一半导体或集成电路设备。迪尔采用了一种连接于一个端口并设置成行和列的主存储器矩阵，其中每一行都有同样数量的N位宽的字。另外，在该半导体存储器中还设有一个行缓冲寄存器，它在主存储器和一个第二输入/输出端口之间传输多行数据以便以串行或并行的模式对该行缓冲寄存器进行存取。迪尔所述存储器装置的一个限制是只能有一个应用装置可以独立地使用该第二输入/输出端口。另外，该存储器装置还不能完成将一个选定的N位宽字从该行缓冲寄存器写入该主存储器一行之中去(通常称为部分写入或掩码写入)的功能。在这种存储器装置中，部分写入可由“存储器行读改写”操作来摸拟，它包括下列步骤：将该行数据从主存储器中传输至该行缓冲寄存器，通过该第二输入/输出端口修改该行缓冲寄存器数据，并且将该行缓冲寄存器数据传输回至主存储器的该行中。这种“存储器行读改写”操作假定主存储器中的同行数据在读出和再写入之间没有变化。注意如果在“存储器行读改写”操作中主存储器行中的部分数据通过第一输入/输出端口(连接至主存储器的端口)被修改，则会发生数据混乱。这是先有技术的一个常有的缺陷，下面将予以详述。

以多个独立应用装置通过对某一专用行缓冲寄存器的每一应用装置的专用端口进行存取的一大限制是不能同时由两个以上的应用装置对同一主存储器行进行写入，其原因在于部分写入不被支持。图2表示迪尔等人所教导的该存储器装置的扩展部分，它包括一个由第二应用装置使用但独立于该第一行缓冲器的第二输入/输出端口，用于对第二行缓冲器进行存取。图3表示主存储器中的两个组，其中，组1的终止端和组2的起始端处于主存储器的相同行中(行2)。试想这样一种应用情况：第一个应用装置通过第二输入/输出端口正在使用第一行缓冲寄存器而且第二应用装置正在通过第三输入/输出端口使用第二行缓冲寄存器，那么这样应用装置1对组1进行存取，应用装置2将对组2进行存取。我们再看一下这一实施例的操作顺序：应用装置1将存储器的第2行读入第一行缓冲寄存器并通过该第二输入/输出端口开始修改第一行缓冲寄存器数据；应用装置2将同一存储器行的内容读入该第二行缓冲寄存器并且通过该第三输入/输出端口修改该第二行缓冲寄存器。应用装置1完成对作为组1的一部分的行缓冲寄存器起始端的修改并将其再写入该存储器行中去，应用装置2完对作为组2的一部分的第二行缓冲寄存器末端的修改并将其再写入该存储器行之中去。很明显，后一操作会将对已由应用装置1修改过的组1数据进行重写，因而会引起数据混乱。

为避免出现上述诸如数据混乱等问题，只有以浪费部分存储器空间或者使数据组尺寸加倍(这往往是不可能的)的方式以限制存储器的使用作为代价才可行。

另外，多个其端口都与一应用装置相连接的并行位输入/输出端口增加了存储器装置外壳的接插件数量，因此增加了存储装置的造价。

本发明所述的半导体存储器解决了先有技术存储器中的限制问题，从而获得了更高的系统的性能。尤如在以“半导体存储装置的大容量成组存取应用以及S/N”为题的专利申请文件中所讲述的，本发明可应用于光盘驱动器当中，只要需要有这样一种价有所值和高性能的多端口存储器使多个外设或应用装置可对存储器作独立存取。本发明的目的

本发明包括有一个半导体存储器，它具有多口存取能力以增加采用该存储器的系统的效率和入出量。更确切地讲，在需要将信息以成组数据形式传送的情况下，本半导体存储装置提供了一种可同时独立地以多个应用装置或位于存储器之外的外设对这种成组信息进行存取的装置。

本发明的一个目的是增加半导体存储器的有效传输率。

本发明的另一目的是通过第一和第二端口提供对随机存储器的存取，以提高存储器的有效传输率。

本发明的再一目的是由多个独立应用装置通过第二端口将顺序的存储器存取和通过第一端口进行的随机存储器存取分离开来。本发明的技术方案