[发明专利]用于终接并产生同步传输信号的处理器装置

权利要求书

1.一种用于终接并产生同步传输信号的处理器装置，其特征在于，包括：

同步有效负载包络编码器/译码器，在操作上可接收所述同步传输信号并提取所述同步传输信号的同步有效负载包络；

通路终接器，在操作上可接收所述同步有效负载包络并将所述同步有效负载包络中的嵌入信号映射为矩阵有效负载包络格式，所述矩阵有效负载包络格式具有字节交错结构；

宽带级接口，在操作上可接收所述矩阵有效负载包络格式并生成具有位交错结构的矩阵传输格式，所述矩阵传输格式载送叉接适当目的端的嵌入信号。

2.如权利要求1所述的处理器装置，其特征在于，还包括：

提取器，在操作上可将数字信号等级1网络信号与所述同步有效负载包络隔开；

映像器，在操作上可将所述数字信号等级1网络信号置入所述矩阵有效负载包络格式中。

3.如权利要求1所述的处理器装置，其特征在于，所述通路终接器从所述同步有效负载包络生成数字信号等级3网络信号，而且所述处理器装置还包括：

在操作上可将数字信号等级1网络信号与所述数字信号等级3网络信号隔开的提取器；

在操作上可将所述数字信号等级1网络信号置入所述矩阵有效负载包络格式中的映像器。

4.如权利要求2所述的处理器装置，其特征在于，还包括：

性能监测器，在操作上可所述数字信号等级1网络信号的故障隔离。

5.如权利要求1所述的处理器装置，其特征在于，还包括：

压控振荡器，在操作上可将所述同步有效负载包络锁定到同步传输信号的频率。

6.如权利要求1所述的处理器装置，其特征在于，还包括：

电压受控控制器，在操作上可将所述矩阵有效负载包络格式锁定到广带时基。

7.如权利要求1所述的处理器装置，其特征在于，还包括：

微处理器单元，在操作上可控制并指挥所述同步有效负载包络编码器/译码器、所述通路终接器和所述广带级接口的操作。

8.如权利要求1所述的处理器装置，其特征在于，所述广带级接口在操作上可接收来自开关矩阵的所述矩阵传输格式和相应的时钟信号，所述广带级接口还在操作上可将所述矩阵传输格式转换成所述矩阵有效负载包络。

9.如权利要求8所述的处理器装置，其特征在于，所述通路终接器在操作上可接收来自所述广带级接口的所述矩阵有效负载包络，所述通路终接器还在操作上可将所述矩阵有效负载包络转换成同步有效负载包络并生成相应的时钟信号。

10.如权利要求9所述的处理器装置，其特征在于，所述同步有效负载包络编码器/译码器在操作上可接收来自所述通路终接器的所述同步有效负载包络和相应的时钟信号，所述同步有效负载包络编码器/译码器还在操作上可将所述同步有效负载包络转换成所述同步传输信号并生成相应的时钟信号，以发送到电网络。

11.如权利要求8所述的处理器装置，其特征在于，还包括

在操作上可接收来自所述广带级接口的所述矩阵有效负载包络的映像器；所述映像器还使数字信号等级1网络信号与所述矩阵有效负载包络不同步。

12.如权利要求11所述的处理器装置，其特征在于，还包括

在操作上可接收来自所述映像器的解同步数字信号等级1网络信号的提取器，所述提取器还在操作上可将所述解同步数字信号等级1网络信号置入所述矩阵有效负载包络中。

13.如权利要求11所述的处理器装置，其特征在于，还包括

在操作上可接收来自所述映像器的所述解同步的数字信号等级1网络信号的提取器；所述提取器还在操作上可将所述解同步的数字信号等级1信号转换成相应的数字信号等级3网络信号。