[发明专利]设于一个组件上的缓冲电路

权利要求书

1.一种设置在一个组件(3)上的缓冲电路，所述电路包括：

至少三个输入信号存储范围(10、10′、10″)，用于暂存输入信号；

至少三个输出信号存储范围(11、11′、11″)，用于暂存输出信号；

一个总线接口(17)，用于通过总线(2)与一个远离组件(3)设置的上级单元(1)通信；

一个组件接口(18)，用于与设置在组件(3)上的智能单元(6)通信，所述智能单元(6)可与过程传感元件和过程执行元件连接以便控制技术过程(8)；以及

一个选择电路(13)，与总线接口(17)、组件接口(18)以及输入信号存储范围(10、10′、10″)中的一个和输出信号存储范围(11、11′、11″)中的一个连接，所述选择电路的结构使接口(17，18)可以与存储范围(10，10′，10″，11，11′，11″)中的每一个连接，其中在一个任意时刻，总线接口(17)分别与输入信号存储范围(10，10′，10″)中的一个和输出信号存储范围(11、11′、11″)中的一个连接，并且组件接口(18)分别与输入信号存储范围(10，10′，10″)中的另一个和输出信号存储范围(11、11′、11″)中的另一个连接。

2.根据权利要求1所述的缓冲电路，其特征在于，所述存储范围(10，10′，10″，11，11′，11″)具有变长。

3.根据权利要求2所述的缓冲电路，其特征在于，两个彼此不同的存储范围长度之间的最小差别为一个字节。

4.根据权利要求1、2或3中任一项所述的缓冲电路，其特征在于，所述电路集成到一个集成开关电路(4)中。