[发明专利]显示二值图象的设备和方法无效

专利信息
申请号: 96196399.9 申请日: 1996-07-18
公开(公告)号: CN1194051A 公开(公告)日: 1998-09-23
发明(设计)人: 道格拉斯·麦克奈特 申请(专利权)人: 科罗拉多大学董事会的大学技术公司
主分类号: G09G3/36 分类号: G09G3/36;G09G5/04;G09G5/10
代理公司: 永新专利商标代理有限公司 代理人: 蹇炜
地址: 美国科*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 显示 图象 设备 方法
【说明书】:

发明总的说是关于用于改善图象质量的设备和方法,特别是关于将二值图象变换为灰度或彩色图象和将一系列红、绿和兰色模拟图象变换为彩色图象并显示这些图象或驱动空间光调制器的设备和方法。

更具体地,本发明是关于二值和模拟帧缓存器象素装置和关于为实现显示图象的或驱动空间光调制器的改进方法的帧缓存器型装置和方法。

已经公知,当人们观看迅速地循环通过的二值图象序列时,如果图象的速率和持续时间适当,人们可能瞬时地合成该顺序出现的二值图象序列为灰度图象。这种合成现象对高速二值显示具有特别意义。这样的装置被用于例如投影显示系统、平视显示器和顶装显示器中。存在有实质上基本为二值制的小型快速高分辨率显示器,例如德克萨斯仪器公司制造的Digital Mirror Device(DMD),有源矩阵电致发光(AMEL)场致发射显示器(FED)以及有源寻址的铁电液晶装置,这些技术取决于每帧的象素数等等有可能产生每秒数千个二值图象。

图1A表明人们能以上述状态观看的一系列二值制图象105。各帧F1-Fm由一系列为1(ON)或0(OFF)的比特位组成。这就是,帧序列F1-Fm以及每一单个帧实际上是一系列最终必须被显示的比特位,以便能为人们观看二值图象以实现上述的合成。图1A还总的地显示了象素Pj,和具体地显示了P1-P4,作为代表性象素。因为每一帧F1-Fm均在时间t被显示,所以某些象素Pj将为逻辑1而某些将为逻辑0。为了让人们观看由帧F1-Fm产生的图象,需要有显示装置。

采用上述途径的问题在于显示二值图象组105的显示装置必须能在时间t上响应(相对于帧速率1/t)。这就给可能采用的显示器加以了限制。亦即,仅仅那些具有至少1/t Hz或每秒帧数这样大的响应速率的显示装置才能应用。但是,合成过程需要该t很小,否则显示将出现闪烁而不会显现具有灰度。

目前,存在有多种可用来输出上面讨论的子帧的显示装置。被设计作为显示器(或空间光调制器)的硅基液晶(LCOS)装置采用可被分类为“动态”的或“静态”的象素设计。静态象素设计每一象素具有一存储元件,它可长期存储象素数据而无需周期刷新操作。这类似于计算机存储器中的SRAM(静态随机存取存储器)。动态象素电容性地存储数据,需要周期的刷新以补偿所存储电荷的泄漏,类似于DRAM(动态随机存取存储器)。

这二种型式的显示器的共同特性是,在象素陈列被按顺序一次一行地寻址时,液晶在每次行被寻址立即开始更新到新的数据。碰巧,恰当地高的分辨率显示器,例如1024×1024象素,电子刷新时间接近于或长于液晶变换时间。例如,如果数据通过32根数据线以50兆比特/秒提供给显示器,这样一象素陈列更新即需约690微秒。液晶变换约为100微秒。因此在对其区间作扫描动作中被更新时能真实地观看显示。

在某些应用中,使得整个显示器上的数据在其能被有用地观看之前同时有效是有利的。这种应用的例子包括大多数相干应用,如光学相关器,光束转向器等等,而且要求与系统的其他部分,如受照源精确同步的显示操作。

当前采用液晶显示器即微型显示器的象素设计存在二主要类别,即单晶体管象素系统和静态象素系统。对这些设计型式有许多变型,但总的说全都属于此二方案之一。

图1B表示一作为通常的单晶体管象素陈列系统的部分的单晶体管象素电路701的简图。这种系统被用于所谓的有源矩阵式计算机屏幕中以及在某些采用液晶显示的硅底板微型显示器中。整个象素陈列被作成为显示器一行中的所有象素电路701共用选通线705和一列中的所有象素电路共用数据线710(或相反)。每一象素电路701包含有一晶体管714和一象素镜或窗电极718。

采用电路701的显示器一次一行地更新。具体说,选通线705被激活,由此来启动显示器上一单行象素上的所有晶体管714。在选通线705激活后,电荷流经晶体管714从而使象素镜718达到与数据线710同样电压。装置718可以是象素镜、电极窗、或象素电极,因此这些在整个此说明中将能可替换地加以应用。然后选通线705被激活,由此俘获电荷并因而达到象素镜718上的电压。然后象素镜718上的电压接通液晶(图中未表示)。有一电容与象素镜718相关连,而这样一象素的设计细节总是使此电容最大以改善电荷存储。

象素电路701可在当数据线710上的电压被驱动到中间值时被用作为一模拟象素,或在当这些线被驱动到仅为二个值,通常为0V和5V时用作为二值象素。但应指出,这一象素显示方法不是如本申请的母申请中所要求帧缓存器象素。即就是说,象素镜718一次一行地加以更新。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于科罗拉多大学董事会的大学技术公司,未经科罗拉多大学董事会的大学技术公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/96196399.9/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top